加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
    • Cowos+HBM有用,但是只能解决一部分问题
    • 我们有新的办法
    • 最后的破局之路
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

TSMC的苦恼与破局

11/13 09:10
598
阅读需 15 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

一则消息牵动全市场的神经。

上周五,集微网一则《台积电将暂停向中国大陆AI/GPU客户供应所有7nm及更先进的芯片》的文章刷爆全网。

很显然因为大家都懂的原因,TSMC终止了国内众多AI/GPU公司的流片服务,同时此时也通知了BIS。

这个时候喷TSMC也好,喷美国也罢,没有任何意义。

没有实力的愤怒是苍白无力的。

谁让半导体大厦的地基是美国打下的?毕竟全世界第一个晶体管,第一块集成电路都诞生于美国,在此基础上诞生出来的庞大的半导体产业链以及核心技术都是美国先搞出来的。

这是历史客观事实,无力改变,所以美国它想耍流氓耍流氓,它想长臂管辖就长臂管辖,它以产业链为武器威胁你,也是真没办法。

TSMC也很无奈,明明大陆客户就在眼前,但是这业务不给做就是不给做。

同理三星,紧接着几天后的周一,三星也宣布同步美国政策和TSMC如出一辙,不给国内AI/GPU公司先进制程的代工服务。

很愤怒也很无奈,这个时候喊破喉咙指责美国破坏自由贸易规则有用吗?

毛用没有。

这点倒是利好芯原,毕竟人家有一站式服务,中小型IC设计客户只需要给产品定义,给产品规格,可以利用芯原的平台资源,让芯原帮你设计和流片。

毕竟现在小IC公司想要再去拿TSMC的先进工艺流片资源,可谓难上加难!

但是芯原提供的帮助也只能说杯水车薪,只能提供有限的帮助,对于其他广大用户呢?芯原也是爱莫能助。

整个产业链的互信基础已经被切割破碎,还是那句话“自力更生,自主可控!”

事实已经存在再去谈论已经没有多大意思,无非如何去找破局点。

Cowos+HBM有用,但是只能解决一部分问题

又回到老生常谈的问题上,既然7nm以下被卡脖子,那么使用先进封装技术,利用多芯片堆叠的方案,是否能弥补这方面的损失?

答案是有用,但是有前提条件。

现在所谓的2.5D Cowos在内的各种先进封装技术,本质上就是在特殊的封装基板上把多颗芯片封装到一起,并且连起来,这样虽然单芯片不如用先进工艺做出来的大核SoC性能强大,但是可以用数量取胜啊。

逻辑上是通的,理论也是可行,但是实际上会遇到各种各样的问题,毕竟异构芯片整合说来容易做起来难。

目前实际上更多的落地方案是GPU+HBM,所谓HBM就是高带宽内存,因为CPU/GPU/AI芯片本质上还是冯诺依曼架构,处理器单元需要频繁且来回的在内存和外存之间搬运数据,这就浪费了大量的时间和能耗,甚至数据搬运的能耗占了90%,只有10%的能耗才是真正投入计算之中。

HBM内存一定程度上通过增加带宽,解决了系统瓶颈问题,提升了整个系统的效能,因此就有各位看到的,现在有一个算一个,所有的搞HPC,搞AI芯片的实际落地方案基本都是XPU+HBM!

确实是有提升的,且成本可控的,自然要用Cowos把它们两整合到一起。

所以有人说Cowos是中国突破先进制程封锁的杀手锏,也对,只是Cowos并不是万能良药,它是在有限的条件下,提供了解决问题的方案和思路。

所以二级经常去热捧这些概念。

这里插一句,经常有人问我为什么会有所谓的2D,2.5D,3D封装技术,这到底是怎么理解的?

上次在晶通直播的时候王总其实已经解释了非常明白了。

我再给大家复习一遍。

如果只是在一块substrate上平铺芯片并互联,那么就是2D,因为是在同一平面上的。

如果是两颗芯片通过上下堆叠,那么也就是3D,因为是垂直方向上的堆叠互联。

所谓的2.5D的定义,虽然芯片是在interposer上2D方向上平铺,但是互联数和密度非常接近3D,那么显然此时再叫2D就不合适了,于是就有了2.5D封装。

2.5D 就是这么来的。

它的互联密度远超普通2D,接近3D,但是却又和传统2D一样是平铺,因此定义2.5D。

过去Cowos的interposer是在硅上做的,叫TSV技术,现在还有在玻璃晶圆上做的,叫TGV技术。

玻璃晶圆对比传统的PSPI材料+PP 玻璃纤维,确实有优势,比如应力承受,机械加工能力,以及加工线宽精度,寿命方面有很大的优势。

特别是功耗和噪声增益方面性能,特别优秀,所以这种技术在射频与光电领域未来用途非常大!确实是解决行业痛点的好东西。

但是缺点也很明显,目前玻璃晶圆上埋金属线工艺很不成熟,各个大厂正处于积极摸索阶段,目前业界虽然呼声很高,但是实际上真正能落地的产品没几个,除了射频和光电方面,想要用在大规模数字电路上还处于早期阶段。

请记住,铜的扩散系数非常高,且不能被干法刻蚀,在玻璃晶圆上做铜互联,需要类似集成电路前道工艺的手法才行。

因此我经常和别人说,现在的先进封装技术为什么不再是传统的封装公司干的?而是类似TSMC,瓷砖厂,这样的FAB大厂干的。

道理很简单,技术上对于FAB们的水平而言,相对容易做到,传统封装厂就不容易了,得花大力气进行技术改造和升级,这是有一定门槛的。

其次我们也可以从产业链角度去理解,包括Cowos在内的先进封装是后道工艺的衍生,在FAB做完后继续做,这样效率,良率等最高,最方便。

这就是产业链逻辑。

从这里我们还能得到一个结论,现在产业界也在进行技术革新——后道封装工艺前道化。

所以这里面会带来很多设备材料的变化,比如键合设备,比如湿法刻蚀,比如干法去胶/去残胶,电化学沉积等,至于光刻,刻蚀,这种就更不用提了。

这和过去的封装技术用的设备是完全不同的。

毕竟线宽小了一个数量级,互联密度提搞了一个数量级啊!

这里启哥再谈谈我对技术革新中的光刻设备的理解。

因为现在GPU+HBM 平铺后面积特别大,想要对整个面积做曝光工艺的时候,对光刻机也提出新的需求。

兄弟,能不能把光刻机的视场范围做大一点?毕竟需要曝光的区域比传统bulk cmos工艺区域可大太多了,如果曝光的视场大,这样一次性就能曝光完成,省事,高效。

否则只能用步进方法(stepper),一小块一小块曝,效率慢不说了,这对套刻精确要求也太高了,很容易出错,影响良率。

那能不能把镜头做大一点?很显然这也违背了光学基础原理,这么曝光大视场面积,这镜片不知道变成什么庞然大物了,而且这么大镜片表面加工也是个巨大难题。

实在不行就是多镜头同步曝光,但是这对各个镜头的同步性,一致性提出了巨大的要求。

办法总比困难多,希望国产光刻设备公司能早日突破。

我们有新的办法

最近我刷到一个视频,是中芯赵博士的一个采访,我觉得他讲的特别有道理。

赵博士重点提到了TSMC在制裁情况下,国内如何在有限制程下给客户提供最强最完整的AIOT领域解决方案,这个视频值得大家好好学习。(视频号:芯东西,标题:国内关键节点受限但我们有别的做法!)

生成式AI爆火以来,越来越多的人开始接触和使用所谓的云端AI,例如OpenAIChatGPT百度的文心一言等。这些AI工具虽然功能强大,但却依赖于云端服务器,需要联网才能使用。而随着AI技术的普及,一种更加“接地气”的技术应运而生——端侧AI。与云端AI相比,端侧AI可以将大模型以轻量化形式部署在本地设备上,即使在没有网络的情况下,也能够实现AI功能,大幅提升设备的独立性和使用效率。

因此赵博士他说GPU虽然受限,但是IoT行业带Ai的升级版本的AIoT就是指传统MPU里加NPU,用Ai给消费电子功能上赋能!

虽然说算力是远不如NV的GPU的,但是对于中国对于瓷砖厂而言,反而是恰恰打到了市场的需求点上,可以说大有可为!

所以说从用户端需求上来讲,这也算一种另类突破。

最后的破局之路

说了这么多,我一直也在想这个问题,我曾经在长文里提到“国产芯片2.0时代”过两个观点:

一、无论是设计还是设备,还是材料耗材零部件,在解决容易解决的问题之后,我们向深水区进发,去努力追赶更高端的国际一流水平;

二、是从资本市场的角度而言,中国半导体产业链需要一次大洗牌和重组,目前这些事真在资本市场发生;

那么再往后呢?

我做一个假设,假如包括ASML,TSMC,LAM,TEL公司有5%甚至10%的技术,设备,产业标准是中国制定的,美国会不会还能这么嚣张?

你敢给ASML下禁令,那么我们也可以反制AMAT!

很可惜现在是不可能的。

那么未来有没有一种可能,让中国的技术成为整个半导体行业的标准呢?

毕竟国产替代也只是替代,替代只是追赶,那如何超越呢?

如果某家国内公司的产品就是全世界行业标准呢?那不就是超越了么!

这样案例并不是没有,中国国家电网技术也是其他很多国家电网的技术,于是大家看到很多国家的电网设备上是清一色的中文!

原因就是因为电网技术,比如特高压国产的太牛了,所有人都用,那么中国的电网标准就变成了全世界通行的行业标准。

这件事能不能在芯片半导体行业发生?

前文提到的AIOT,国内就有做的非常好的案例,产品席卷全市场,不光是打遍国内无敌手,连国外高通,MTK等大厂来了也得俯首称臣!

RK,加油!你家的文本是真好用,学生们都说好!

我们在GPU赛道上卷不过NV,不代表AIOT赛道上干不过高通啊!

AIOT也和GPU,EDA一样讲究的是生态,讲究的是用户习惯!一旦用户习惯培养起来,生态建立起来了,根本就离不开了。

比如大疆,随便玩,连老美自己都用还不是乖乖买单,这个所谓的禁令就是笑话!

我们回归技术。

SoC大核芯片里,最大的问题集聚增多的晶体管之后,功耗和散热成了大问题!

这其中就是一大半是信号+供能带来的能耗,谁?金属互联。

所以英特尔想了半天,整出来一个叫PowerVIA的东西,把供电和信号分开!一部分供电从背面走线,不再承担信号传递的任务,这样做确实能稍微降低一些功耗大概就10%左右吧,当然了TSMC和SS也有类似的解决方案,背面埋线进去!

所以说从未来技术角度来看,能不能用光电互联结构替代硅晶体管的金属互联结构,因为光子速度极快,且传输过程中没有功耗,不会有额外的发热,因此是非常理想取代金属互联层材料的方案。毕竟目前的芯片中,大约有一半的功耗是在金属互联层上,如果用光传输信号,确实能解决这个问题,能极大降低芯片功耗,包括英特尔,英伟达,台积电之流早就开始押注这个赛道了。

当然这只是一部分,还有更高一层的梦想,就是用光子来替代硅晶体管进行0/1运算,这个有点类似量子计算,但是这个更早期,属于最前沿的科研项目。

但是如果按我的想法, 传统集成电路工艺拼不过,何不在这上面下下功夫,看看能不能开拓出新天地?

当然技术从发明到落地,到商业化是个漫长的过程不可能一步完成,我们需要持续的投入和积累,才能最终超越所有人,让国产技术和产品成为行业标准!

今日厕所读物完毕.广告时间,启哥的知识星球社群,299一年,主打市场热点解读,欢迎来玩!

相关推荐

电子产业图谱