261
Marvell的创始人，首位Chiplet概念的倡导者，Sehat Sutardja（中文名：周秀文），因突发疾病离世，享年63岁。
挺可惜，才63岁，男人还在大好年华就这么因病过世，可惜，太可惜了。
在敲这篇文章的时候，在群里看到消息，周星驰的御用配音石班瑜，也因为心脏病过世，也才66，现在的男人好脆弱，大家要爱护好男人，对了，步日欣日总对自己好一点，记得枸杞泡茶多泡点枸杞。
芯片界的神雕侠侣
说到周秀文，可能有很多人不熟悉，但是只要搞芯片的，没人不知道大名鼎鼎的Marvell ！！！（中文名美满电子）
没错，Marvell的创办者，正是周秀文先生和他妻子戴伟立女士。因为Marvell实在太出名了，曾经也是业内最闪亮的明星公司，所以两夫妻成为业内的焦点，因此有人叫周秀文先生和戴伟立女士，是芯片界的“神雕侠侣”！
周秀文先生专注于技术与创新，勇于挑战半导体行业的高峰，他不仅在事业上取得了巨大成功，创办了大名鼎鼎的Marvell，同样致力于慈善事业，他的离世，无疑是半导体行业的一大损失，但他的精神遗产将永远激励着后人。
同样，他妻子戴伟立女士也不简单，她家可是芯片界华人圈鼎鼎有名的“戴家三兄妹”！
没错，她有2个哥哥，戴伟民和戴伟进，2个哥哥创办过好几个半导体行业知名的公司，比如大哥创办过Ulitma（后与BTA合并，被Cadence收购），二哥创办过硅谷远景，以及GPU IP公司，当然可能大A股民最熟悉的还是大哥和二哥一起创办的公司：芯原股份（688521），国内第一，世界第六的芯片IP供应商。
大哥戴伟民教授，曾经还是美国加州大学圣克鲁兹分校计算机工程系终身教授，在学术上有卓越的贡献。
无论大哥，二哥，还是三妹，戴家这一家子人，外加优秀的妹夫，在半导体行业做出了不少的贡献和成就，堪称半导体的“豪门世家”，在业内有着举足轻重的分量。
首位Chiplet倡导者！
早在2015年，Marvell 曾提出过一个方案，Marvell MoChi 模块化芯片技术。
当时提出这个想法也很简单，保持芯片设计的灵活性，同时降低成本，特别是制造工艺方面的成本。
在2015年，业界已经看到随着半导体工艺尺寸进一步缩小，集成电路制造面临的挑战日益增大，“摩尔定律”日趋放缓，急需一种新方案来给“摩尔定律”续命。
从专业的技术角度而言，整个芯片分成负责运算的数字电路部分和负责信号控制，I/O输入输出部分，以及缓存等各个部分。
使用越先进的制程成本就越高昂，特别是模拟电路I/O 等愈来愈难以随着制程技术缩小，而且很多工艺压根就和数字电路部分不兼容，因此对设计和制造都提出巨大的挑战。
在这种情况下，Chiplet概念应运而生，Chiplet走向了和传统的片上系统SoC完全不同的道路，类似于搭建乐高积木，通过一组小芯片混搭成“类乐高”的组件。它通过将SoC分成较小的裸片（Die），再将这些模块化的小芯片（裸片）互联起来，采用新型封装技术，将不同功能不同工艺制造的小芯片封装在一起，成为一个异构集成芯片。
比较典型的如AMD的Zen2中用7nm工艺制造核心CCX模块，用12nm制造I/O 部分，然后集成到一起成为一个CCD模块，就是最典型Chiplet思路运用案例。
在Chiplet还没有概念的年代，Marvell 的提出的Mochi 方案就是要以一种的新内连技术——Mochi实现SoC的功能，降低研发与生产成本，并且可以加快上市时间。MoChi互连芯片是基于运行速度高达8Gbps甚至更快的ARM AXI链路，它可以保持很低的芯片到芯片时延。MoChi链路可以将多个芯片以菊花链的形式连在一起，并且可以实现紧凑型串行/解串器(micro-serdes)和低电压差分信号。
这个MoChi方案核心就是利用一个高速低延迟的内部高速SerDes接口快速地把现有的Die根据需求用interpose以及TSV技术封装在一起。
这个天才般的想法是ISSCC 2015会议上由Marvell CEO 周秀文最早提出来的，所以我叫他首位Chiplet概念倡导者！
只可惜当时想法虽好，但是业界一直没有标准总线接口，而且当时的硬件封装技术也不过关，这个周秀文这个天才般的想法并没有得到很好的应用和落地。
随着苹果，英伟达，以及AMD公司使用自家总线标准搞各种互连直连，以及台积电以及日月光等制造公司在物理层面怎么用先进封装把这一套技术玩熟之后，Chiplet，异构架系统级集成的新世界大门终于打开了！
到现在除了英伟达的NV link之外，业内比较被大众所接受的就是从PCI-E发展而来的，由intel主导的，UCIe联盟。
UCIe的落地已经过去三年多时间了，如今的UCIe技术标准一定程度上成为了未来工业标准互连，它可以提供高带宽、低延迟、高功率和高成本效益的芯片封装连接方案。UCIe 1.0标准定义了芯片间I/O物理层、芯片间协议、软件堆栈等，基本共用了PCle和CXL这两个协议的部分技术标准，可以说UCle就是CXL和PCle的衍生。
虽然Marvell和周秀文想法很好，可惜Mochi 方案提的太早，想法太过超强，，但是没有实际应用案例真的很可惜！
再谈Chiplet概念与意义
我曾经敲过万字长文，系统阐述过Chiplet的技术，概念与意义。
今天再拿出来讲讲。
首先我从对Chiplet技术的完整概念理解分三层：异构架，小芯粒，系统级集成。
完整逻辑图如下：
1、异构架
异构架又包含两层概念，第一是把不同类型的芯片整合到一起，比如上当下大型其道的GPU+HBM，显然GPU和HBM是不同的芯片，一个是图形计算核心单元，一个是高宽带内存颗粒，它们设计不同，结构不同，类型不同，工艺也不同，是无法把他们在同一块chip上制造出来的，因此它们是分开制造，再用先进封装整合到一起。
在未来更广阔的范围里，我们还要整合不同材料的芯片，比如氮化镓光电芯片+硅的驱动芯片+数模混合芯片，氮化镓和硅属于不同材料，更加不可能直接制造，只能是分开制造再整合到一起。
这就是异构架概念，异构整合！
2、小芯粒
小芯粒是相对SoC大核而言，它把大核SoC各个功能区IP拆分重排，拆分成一个个小芯粒重新组合，从面对不同市场出发，不同客户的诉求出发，在成本， 性能和特定功能之间找设计和制造的平衡点。
比较典型的案例如AMD的Zen 2，当时AMD就是把核心计算单元和I/O（输入输出单元）分开，一个用7nm，一个用14/12nm工艺制造，最后再封装到一起，英特尔现在也有这种玩法，叫EMIB混合封装，把不同的Die分开，再整合。
3、系统级集成
系统级集成又包含软集成和硬集成两个概念。
软集成包含系统级软件和操作系统以及总线互联标准，它是把芯片设计从更高的系统角度去看，来重新定义一款芯片的诞生，软集成是指打通底层软件和系统。
硬集成是指的2D/2.5D/3D封装，用先进封装技术把他们整合一起，是先进封装技术的再升级。
其中2D理解成同一个基板上集成，2.5D在中间层通孔硅上集成，3D真正的chip on chip的堆叠，芯片与芯片的直连。
现在很多封装专家出来讲各种利用先进封装技术讲硬件集成，我认为稍微片面的，而且很多封装技术细节概念把很多人都给绕晕了，让人云里雾里，我不是去嘲讽封装专家，只是我觉得，先进封装技术在整个Chiplet概念里只是实现硬集成的方法和手段，这不是还有异构架和小芯粒没说明白么，这三层概念缺一不可。
我这套说法其实也是总结了很多大佬们观点，特别是3年前，芯原股份戴老板那天足足给我上了2小时课，让我受益匪浅，回来大彻大悟，咳嗽一个月后，敲下3万多字的《后摩尔时代的“芯”路，中国的燎“原”之火》。
（这张椅子大佬专用，福分浅的人不要乱坐，比如我，我这小身板就承受不起）
希望戴老板和他家人身体健康，平安幸福。
现在网上还有一个论调，Chiplet是帮助中国突破美国先进技术封锁，特别是限制先进制程设备之后的“最强利器”。
想法是对的，只是高估了Chiplet的作用和影响力。
Chiplet这样的做法和思路，特别是引入先进封装技术，引入GPGPU+HBM异构架方案打破“存算墙”，只是一定范围内解决一部分问题，它不是包治百病的“神药”，它不能完全替代传统“摩尔定律”的制程演进。
Chiplet是从整体系统效率出发，兼顾成本和工艺制造的一种新的解决思路，只是一个理想状态，只有众多前提条件约束，不能认为这个方案适用所有芯片。
所以无脑鼓吹“Chiplet方案吊打一切”，这样的想法不可取，我们要实事求是，尊重行业客观规律。
再次缅怀周秀文，以及石班瑜先生，感激石班瑜先生，我的童年有你的声音的陪伴，感谢你带给我的快乐。
愿病痛远离所有人，愿世界美好，谢谢大家。
