2.5万
Flip-Chip是先进封装最大市场，Bumping是其主要的工艺，显著提高集成密度。目前，头部晶圆制造厂将Bump Pitch推进至10μm以下，国内大封装厂挺近40μm。本文为您概述了当前微凸块的全球新进展。
Bumping/μBumping，（微）凸块制造技术是倒装等发展演化的基础工程，并延伸演化出TSV、WLP、2.5D/3D、MEMS等封装结构与工艺，广泛应用于5G、人工智能、云计算、可穿戴电子、物联网、大数据处理及储存等集成电路应用中。
焊料凸点的横截面 图源：富士通
作为一种先进的晶片级工艺技术，Bumping在将晶片切割成单个芯片之前，在整个晶片形式的晶片上形成由焊料制成的“凸点”或“球”。凸块制作的材质可分为金凸块、铜镍金凸块、铜柱凸块、焊球凸块。凸块将管芯和衬底一起互连到单个封装中的基本互连部件，每个凸块都是一个IC信号触点，成为了芯片之间、芯片和基板之间的“点连接”。在封装环节中，有助于减小模组体积，提高良品率，降低成本易于量产：
不同材料（Si、GaAs、玻璃等）、不同尺寸（100mm、150mm、200和300毫米）、不同厚度（150µm– 650 µm）的晶圆可用于凸块工艺。不同金属材质适用于不同芯片的封装。晶圆凸块技术制作过程复杂，需要清洗、溅镀、曝光、显影、电镀去胶、蚀刻和良品测试环节。
凸块间距推进至10μm以下
电子器件向更轻薄、更微型和更高性能进步，促使凸块尺寸减小，精细间距愈发重要。凸块间距（Bump Pitch）越小，意味着凸点密度增大，封装集成度越高，难度越来越大。行业内凸点间距正在朝着20μm推进，而实际上巨头已经实现了小于10μm的凸点间距。如果凸点间距超过 20μm，在内部互联的技术上采用基于 TCB 的微凸块连接技术。面向未来， HCB 铜对铜连接技术可以实现更小的凸点间距（10μm以下）和更高的凸点密度（10000/m㎡），并带动带宽和功耗双提升。
倒装芯片凸点间距 图源：A. Meixner/Semiconductor Engineering
头部厂商封装技术凸块对比（单位：μm） 图源：IDtechEX 方正证券研究所
先进封装关键技术指标演进 图源：YOLE
三星在3D封装技术的代表是X-Cube (TCB)和X-Cube (HCB)。X-Cube (TCB)采用了25µm的微凸块间距和40µm的硅片厚度，而X-Cube (HCB)的微凸块间距达到4µm，硅片厚度10µm。三星基于微凸块的3D IC技术是为HBM开发的，并已成功生产了数千万个HBM。这是一种经过大规模生产验证且具有成本效益的 3DIC 技术。与微凸块 (TCB) 相比，正在准备的无凸块混合铜接合 (HCB) 通过消除接头间隙，提供更高的互连密度和热性能。
如今三星总投资额达到 7000-10000亿韩元。在新封装线上大规模制造HBM，从今年Q4投入量产 8 层、12 层的 HBM3 产品到计划在 2024 Q1 推出 12层 HBM3E 的样品，在 2025年实现 HBM4 的量产，进一步提升 HBM 的性能和容量。
CoWoS 是搭建 3DFabric 技术平台的三大封装产品之一，工艺包含了在裸芯（Die）上制备微凸点（ubump），台积电在该类技术上微凸块最小高度为20um，最小凸块直径20um，最小间距可达34um，单晶粒(3mm*3mm)上的凸块数量达到了3000个以上。
如今，台积电的3D SoIC的凸点间距最小可达6um，可实现更佳效能、功耗、尺寸外观及功能，达成系统级整合。与CoWoS及InFo技术相比，SoIC可提供更高的封装密度、更小的键合间隔，还可以与CoWoS/InFo共用，基于SoIC的CoWoS/InFo封装将带来更小的芯片尺寸，实现多个小芯片集成。台积电还发布了 SoIC-P，这是其集成芯片系统 (SoIC) 解决方案的微凸块版本，为 3D 芯片堆叠提供了一种经济高效的方式。据业内人士透露，SoIC-P是台积电对英特尔3D Foveros的回应。
台积电SoIC技术刚开始发力，今年12月产能约1900片，明年SoIC产能增幅近60%，2027年月产能提高到今天的3.7倍。在CPU市场，AMD是采用台积电3D SoIC的主要供应商，其优质AI芯片采用台积电的代工服务及其后端SoIC+CoWoS服务。苹果正在秘密研发最新的3D堆叠技术SoIC，预计将搭载在未来的MacBook等产品上，将在2025年至2026年问世。
Foveros是英特尔3D封装高密度微缩技术，用于生产下一代处理器包括第14代 Meteor Lake、第15代 Arrow Lake 和第16代 Lunar Lake 系列。EMIB是一种2.5D高密度微缩技术可以实现更好的导线密度。从标准封装到EMIB（嵌入式多管芯互联桥接）到Foveros，再到Foveros Omni再到Foveros Direct，凸点间距50-25um突破到10μm以下，功率从0.156 pJ/bit达到<0.05 pJ/bit，凸点密度从>400-1600/mm²到了>10,000/mm²。英特尔规划到 2025 年时，其 3D Foveros 封装的产能将增加四倍，目前正在马来西亚槟城兴建最新的封装厂，强化 2.5D / 3D 封装布局版图。
封装大厂
作为世界领先的集成电路组装分包商，日月光于1999年就建立了晶圆凸块业务。自2000年生产以来，日月光的倒装芯片凸块工艺已被证明是强大和可靠的。在2003年建立了电镀凸点工艺。电镀工艺证明了其坚固性、可靠性，并提供了生产服务。
目前，日月光在中国台湾高雄运营着最先进的凸点制作设备，还开发出了最先进的晶圆凸点制作能力，包括聚酰亚胺再钝化和RDL以及5纳米/4纳米铜低K晶圆凸点制作。旗下SPIL为客户提供200毫米和300毫米晶圆凸块服务，包括采用共晶、无铅和铜柱材料的印刷凸块、电镀凸块和球放置技术。
图源：SPIL
结合其他ASE制造服务，包括基板设计、基板制造、晶圆分类、凸点制作、背面研磨、背面标记、倒装芯片组装和最终测试，ASE为客户提供先进的倒装芯片和晶圆级封装交钥匙解决方案。全球主流的集成器件制造商(IDM)和世界顶级代工已在日月光的电镀和铜柱凸块设施中加工，产量每年保持10%的增长。
安靠公司是全球半导体封装和测试外包服务业中最大的独立供应商之一。晶圆凸块和芯片级互连技术的领导者。为支持倒装芯片封装和晶圆级封装，Amkor 在其韩国、中国台湾、葡萄牙和中国的制造工厂建立了晶圆凸块生产线。Amkor 的凸块制程基于其专利电镀焊料技术，它被视为市场内最先进、有效、可靠，而且高产的制程。共晶锡/银、无铅（98.2% 锡、1.8%银）和铜柱凸块都已实现 200 mm。其中单列铜柱小间距低至 30um，交错低至 30/60um。
安靠服务产品包括倒装芯片和 WLCSP 应用的再钝化以及单层和多层再分布工艺。随着电镀凸块（焊料/CuP 凸块）和 WLCSP/晶圆级扇出 ( WLFO ) 的持续增长，这些设施提供了规模经济。这种技术与制造能力的结合在转包制造行业中是领先的。此外，Amkor 工厂毗邻主要代工厂，通过集成工厂物流为客户缩短上市时间。
长电科技在各种晶圆凸块合金和工艺方面拥有丰富的经验，包括印刷凸块、落球和共晶、无铅和铜柱合金的电镀技术。公司晶圆凸点产品包括 200mm 和 300mm 晶圆尺寸的晶圆凸点和重新分布，以实现完整的交钥匙先进倒装芯片和晶圆级封装解决方案。2023 年1月，公司XDFOI™ Chiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段，可以将有机重布线堆叠中介层厚度控制在50μm以内，微凸点（µBump）中心距为 40μm，并可集成多颗芯片、高带宽内存（HBM）和无源器件，实现最大封装体面积约为 1500mm²的系统级封装。
力成科技在全球积体电路的封装测试服务厂商中居于全球领导地位，在焊锡凸点方面，PTI自2013年开始批量生产，拥有实现凸点间距130~250um和凸点高度70~100um的能力，用于逻辑和存储器件的可选 PI 层。在铜柱凸块方面，凸点间距40~130um，最大凸块高度 85um，用于逻辑和存储器件的可选 PI 层。PTI自2013年以来就有生产经验，包括各种逻辑和存储器件。RDL解决方案上，铜和铜/镍/金 RDL，最小线/间距8/8 um，可用结构2P1M ,2P2M & 3P2M。
通富微电
VisionS 2.5D/3D Chiplet 面向高性能计算研发和量产。面向3D堆叠内存布局了TSV+micro-bump，面向混合键合布局了bump-less，开发TCB技术和优化治具和工艺参数将凸点间距推进至<40μm；10万个凸点共面度<15μm，以破解高密度Chiplet封装技术难点。在晶圆级封装方面，采用铜柱(铜/镍/SnAg、铜/锡、铜/SnAg)，阵列和精细间距外围设备，柱间距降至80μm，焊料凸点间距降至130μm。通富微电晶圆级封装比传统封装工艺有更多的工艺优化，与芯片尺寸有很大的一致性，包含再分布层(RDL)、晶圆凸点、晶圆级测试(CP或晶圆分类)、晶圆分割和载带封装，能够支持先进封装解决方案的一站式交钥匙外包服务。
图源：华天科技/CSPT2023
华天科技3D Matrix3D 晶圆级封装平台开发的系统集成封装技术eSinc 集成Bumping, TBDB, RW和TSV技术，实现多芯片高密度高可靠性3D异质异构集成。凸点间距也将推进至40μm ,该技术的目标应用主要是Al、loT、5G和处理器等众多领域。目前华天南京布局为高端先进封装，重点开发 BGA、FC类封装产品；华天江苏主营业务为晶圆级先进封装、2.5D / UHD FO、Bumping/Gold Bump、WLCSP等均具备量产能力。
汇成股份以前段金凸块制造为核心业务，国内最早具备金凸块制造能力，以及最早导入12英寸晶圆金凸块产线并实现量产的显示驱动芯片封测企业之一。公司基于领先的凸块制造（Bumping）及倒装封装技术（FC），公司凸块制造工艺可实现金凸块宽度与间距最小至6μm、单片12吋晶圆上制造900余万金凸块，主要应用于显示驱动芯片领域。如今，公司再度募资12亿扩充产能用于12吋先进制程新型显示驱动芯片晶圆金凸块制造与晶圆测试扩能项目。
同兴达拥有金凸块全流程封装测试项目，10月份启动量产仪式。该项目预计总投资30亿元，一期项目投资9.8亿元，达产后可实现每月2万片全流程金凸块的产能。同时引入新股东日月新并增资加快推进先进封测业务拓展。
颀中科技是聚焦凸块制造与覆晶封装等先进封装技术的量产企业。颀中科技核心技术是“微细间距金凸块高可靠性制造技术，所制造的金凸块中心距、边缘间距、凸块半径最细可达6μm，芯片内高度公差最小控制在0.8μm以内，单颗芯片上可制造出最多4475个细微金凸块。其次，公司具备先进的COF封装工艺，已经开发出“125mm大版面覆晶封装技术”，并具备业内最先进的28nm制程显示驱动芯片的封测量产能力。此外，公司还将凸块技术应用于电源管理芯片、射频前端芯片等非显示类芯片封测领域。
蓝箭电子逐步开始探究Bumping等项封装技术。逐步拓宽覆盖范围，拓展和提升数字电路和传感器等多个领域封测能力。公司量产的倒装芯片最小节距为60um，最小凸点直径为80um，单颗芯片凸点胶量为28个;凸点密度为20.46个/mm²,倒装芯片厚度为180um，量产倒装芯片可覆盖28nm和110μm制程的晶圆。
图源：中科智芯
中科智芯是专注于8/12寸晶圆凸点制备（WLCSP/Bumping/Gold Bump）、扇出型封装及晶圆测试业务的专业封测代工厂。晶圆凸块封装（1P1M, Pillar on Pad w/ PI；2P2M, Pillar on RDL w/ PI）工艺能力上，12吋晶圆铜柱节距 ≥40um，重布线宽/线距≥5 μm/5 μm，锡-银凸块间节距 ≥150 μm。公司扇出型晶圆级封装项目已投产。
甬矽电子通过实施 Bumping 项目掌握的 RDL 及凸点加工能力，为公司后续开展晶圆级封装、扇出式封装及 2.5D/3D 封装奠定了工艺基础。公司研发的Bumping先进封装技术，微凸块最小高度为20um，最小凸块直径20um，最小间距可达34um，单晶粒(3mm*3mm)上的凸块数量达到了3000个以上。现阶段公司 Bumping 项目已完成通线，实现初步量产。
盛合晶微以先进的12英寸凸块和再布线加工起步、向国内外客户提供优质的中段硅片制造和测试服务。拥有中国大陆第一条12英寸先进节点中段Bumping加工生产线，微凸块材Cu/Ni/Cu/SnAg，凸点间距40μm。拥有投资100.9亿元的江阴盛合晶微三维多芯片集成封装项目，项目建成后将形成月产8万片金属凸块工艺产品及1.6万片三维多芯片集成封装产品加工的生产能力。C+轮融资首批签约3.4亿美元，助力二期三维多芯片集成封装项目发展。
图源：盛合晶微
华进半导体作为国家级封测/系统集成先导技术研发中心，拥有晶圆级凸点(Bumping)制造工艺能力。可实现铜柱间距最小85um，Sn-Ag凸点间距最小150um，材质Sn-Ag 或Cu Pillar + Sn Cap。可适应于硅基光电混合集成，
芯德半导体可提供一站式高端的中道和后道的封装和测试服务，在Bumping和FC等先进封装关键领域具有较为突出的工艺优势和技术先进性。其高密度重布线扇出结构（FOCT-R）使用再布线和凸块技术，实现最小2μm的线宽，2um间距的布线。拥有年产先进凸块工艺约350万片半导体先进封测基地项目。
江苏纳沛斯是国内领先的晶圆凸块封装测试高科技企业。主要提供8英寸Au bump (含COG/COF)、Solder bump/WLCSP、Copper Pillar Bump、RDL、12英寸Copper Pillar Bump等多元化晶圆凸块(Bump)服务、及相关测试(CP/FT)和后段(Backend)一站式服务。
图源：厦门云天
厦门云天半导体拥有全系列晶圆级系统封装和精密制造能力。可以提供Bumping服务，采用Cu+SnAg或Cu+Ni+SnAg，数项关键指标向15μm迈进。特点是无需基板可直接SMT在PCB板上，晶圆级封装实现CSP，尺寸小，超薄，高生产效率，高质量管控。
除此，国内从事Bumping工艺的还有太极半导体、沛顿科技、上海易卜半导体、上海纪元微科电子、宁波泰睿思微电子、青岛新核芯、立芯精密、禾芯集成、晶旺半导体、佰维存储、珠海天成先进、苏州科阳半导体、苏州晶方、中微高科、晶度半导体、宁波芯健半导体等，具体技术和项目进展请关注“未来半导体”后续文章。
图源：太极半导体
下载ECAD模型
