3980
10月17日，美国对中国半导体限制再次加码，为堵塞之前限制条款的漏洞，美国商务部进一步扩大了出口限制范围，新增加了一个新的参数，旨在阻止中国获得先进芯片，以减缓中国在小芯片（Chiplet）技术领域的发展。
禁令一出，英伟达股价应声暴跌，市值一夜蒸发4000亿。其实英伟达等公司都在为出口限制付出代价，而中国AI芯片行业或将因此获得一些机会。
从“互连带宽”到“性能密度阈值”
根据美国商务部工业与安全局（BIS）提交了对某些先进计算设备实施额外出口管制的临时最终规则，并更改了参数，将13家中国公司列入实体名单。规则生效日期为2023年11月16日。
BIS删除了“互连带宽”作为识别受限芯片的参数，修改了原有的性能阈值，并添加了一个名为“性能密度阈值”的新参数，以针对中国芯片制造商正在开发的小芯片技术。BIS还对其他半导体制造设备实施了限制，包括一些DUV光刻系统。
“互连带宽”是能被互连传输且未造成有效损耗的最高正弦波分量，是用来衡量行业如何充分利用其互连潜力的度量标准。带宽基本单位是比特每秒（bps）或比特率。而“性能密度”并没有对应解释，它与带宽、IOPS（每秒输入/输出操作数）有关，性能密度越高带宽和IOPS越大。
BIS的新参数适用于分类为ECCN 3A090和4A090的产品，将影响英伟达并不限于A100、A800、H100、H800、L40、L40S和RTX 4090芯片的使用。
被列入实体名单的13家总部位于中国的实体，大部分是壁仞科技和摩尔线程的子公司。美国政府认为这些实体参与了先进计算芯片的开发。这些芯片可用于进一步开发大规模杀伤性武器、先进武器系统以及引起国家安全担忧的高科技监控应用。
此外，新规则将制定一项全球许可证要求，只要其母公司总部位于中国、澳门和其他受美国武器禁运或美国视为国家安全威胁的国家，即可停止向这些公司交付芯片。
美国商务部长Gina Raimondo在声明中表示，更新后的规则将提高出口管制的有效性，并进一步切断规避限制的途径。这些控制措施保持了对军事应用的明确关注，同时可以应对中国政府军民融合战略对国家安全构成的威胁。
中国政府已声明强烈反对补充限制，认为这些限制是由政治议程任意施加的。这些措施违背了市场经济和公平竞争的原则，并威胁到全球经济和贸易框架。
壁仞科技和摩尔线程做了什么？
与英伟达一样，壁仞在技术研发、商业应用等方面都进行了布局，同时也在打造完备、易用的软件平台，帮助用户实现不同软件生态的无缝迁移。事实上，由于不在同一起跑线，壁仞与英伟达之间技术差距还不小。在性能方面，英伟达的H100 SXM的INT8算力达3958TOPS，而壁仞的BR100算力约为2048TOPS。
在能耗方面，同样实现3026TOPS计算，英伟达H100 PCLe为350W，而壁仞的BR100功耗高达550W。对AI厂商而言，能耗高低会影响企业的商业决策。
不过，BR100的16位浮点算力超过1000T、8位定点算力超过2000T，单芯片峰值算力达到PFLOPS级别，是国际厂商在售旗舰产品的3倍以上，创造了全球通用GPU的算力记录。
反观成立于2020年的摩尔线程，旨在致力于创新面向元计算应用的新一代GPU，构建融合视觉计算、3D图形计算、科学计算及人工智能计算的综合计算平台，建立基于云原生GPU计算的生态系统。
从公开信息看，摩尔线程并未采用小芯片技术。2022年11月，其推出基于第二代MUSA架构的处理器“春晓”GPU，以及基于“春晓”的面向消费领域的国产芯片显卡MTT S80和面向服务器应用的MTTS3000显卡。
相比之前的“苏堤”芯片，“春晓”内置的四大计算引擎全面升级，性能显著提升：图形渲染能力平均提升3倍；编码能力提升4倍，解码能力提升2倍；AI计算加速平均提升4倍，物理仿真计算性能提升2.5倍；同时引入了新技术支持窄带高清，节约带宽30%以上。
有报道称，“春晓”基于全国产化平台,对比国内外同类代表产品，其全功能GPU性能在各种标准测评项目上均有2-3倍提升。就是这样一家主打消费类GPU的公司居然也上了实体名单！
小芯片是一种分段异构集成
在开发每一代处理器时，工艺节点的改进可使芯片不断缩小，为提高产品功能和性能提供了一种方法，而无需使用大而昂贵的芯片。事实是，逻辑电路可以跟随工艺节点的进步而缩小，但模拟电路几乎没有变化，SRAM也开始达到极限。因此，采用同一工艺节点制造所有电路的成本效益越来越低。
小芯片是一种分而治之的方法——处理器分段。它不是将每个部分集成到一个芯片中（单片方法），而是先制造出特定部分的单独芯片，然后利用复杂的连接系统将这些单独的芯片封装在一起。这种方法可以缩小部件尺寸，提高工艺效率，并将它们封装在更多组件中。此外，一些芯片可以使用传统而经济的方法生产。虽然制造这类处理器的过程很复杂，但通常总体成本较低，还有利于代工厂管理来源广泛的产品组件。
根据国际半导体技术路线图（ITRS），3D集成是未来关键发展技术之一，有助于实现小型化，克服信号延迟的“布线危机”。在后摩尔时代，各种数字功能将从板级向封装级、芯片级、堆叠芯片过渡。
SiP可以在一个封装中集成一个CPU、一些DRAM和NAND闪存、多个控制器和其他组件。这在2016年发布的Series 1 Apple Watch中就已成为现实。而将不同的系统放在一个芯片上就是SoC（系统级芯片），但这种方法无法利用不同节点的价格优势来分而治之地制造每个组件。
2017年，AMD发布了Zen架构单芯片Ryzen台式CPU，在一颗SoC上集成了内核到I/O和控制器的所有部分。几个月后，AMD的多芯片产品线Threadripper和EPYC亮相，后者拥有多达四个芯片，在结构上依旧采用了小芯片设计。
两年后Zen 2发布，AMD将大部分在更简单、更便宜的工艺节点制造的模拟部分从处理器中移出，将它们放入一个单独的芯片中，更先进的工艺节点只用于逻辑和缓存。
至此，小芯片也越来越流行。
小芯片开始走到技术最前沿
事实上，新一代处理器迭代需要增加电路集成度，特别是更大的逻辑电路和SRAM模块。过去，向更高密度逻辑电路持续前进意味着要持续收缩光刻，但随着晶体管尺寸不断缩小，制造工艺也变得更加复杂和昂贵。
2022年，处理器产业已到了接近FinFET（鳍式场效应晶体管）时代终结的时刻，3nm和2nm的全环绕栅极（gate-all-around）晶体管架构即将到来。随着这些节点的设计成本急剧增加，人们对其他设计和小芯片等集成方法越来越感兴趣。
从20nm节点开始，从3个节点的平面转向FinFET，每平方毫米峰值晶体管增加了约3倍，晶体管便宜了60%，而每平方毫米成本和每个晶体管成本也有增加。到了2nm节点，从FinFET到全环绕栅极，每平方毫米峰值晶体管可增加约16倍，晶体管便宜了40%，每平方毫米成本和每个晶体管成本也在相应增加。
2022年晶体管尺寸缩小对成本的影响
事实上，小芯片已走在遍地开花的路上。之前，虽然小芯片的使用已有几十年历史，但仅限于一些特定目的。现在，它终于走到技术最前沿，全球已有数以百万计的台式PC、工作站和服务器中有了它的身影。
多年来，摩尔定律一直是半导体行业发展的准绳。通过工艺节点的不断改进实现了CPU和GPU逻辑和内存方面的巨大进步，芯片也变得越来越小。不过，无论出现什么新的工艺节点，这种趋势都不会永远持续下去。
AMD和英特尔等行业巨头没有等待摩尔定律达到极限，就另辟蹊径转向了小芯片，探索芯片组合的各种方式，以继续创造更强大的处理器，并利用小芯片重新获得创新前沿的优势地位。
头部处理器玩家领跑
小芯片很快就会成为计算世界的标准，这话有它的道理，从行业引领者到一些初创企业都在进行这方面的探索。
Yole Intelligence计算与软件业务的高级技术与市场分析师John Lorenz 认为：“随着芯片节点的设计成本不断上升，业界对替代性设计和集成方法的兴趣也越来越浓厚，特别是小芯片。小芯片旨在利用先进封装技术解决对更小且可重复使用的设计的需求。小芯片集成的突飞猛进正在推动2.5D和3D封装的发展。”
目前，处理器市场基本上由英特尔、AMD、英伟达和高通等几家头部企业主导，这些巨头占据了54%的市场总份额。随着亚马逊和阿里巴巴等科技巨头进军CPU赛场，竞争日趋激烈。高通、联发科和苹果在APU领域领先，共占据32%的市场份额。SoC FPGA和AI ASIC这两个细分市场由AMD、英特尔，以及谷歌和亚马逊这样的科技巨头领导。
2022年收入排名前十的处理器玩家
英特尔、台积电、AMD、英伟达和三星等主要厂商正在引领这一发展趋势，足见小芯片已成为当今半导体工艺发展的重中之重。随着时间的推移，各种应用中硅中介层（Interposer）和混合键合等高性能封装平台的关键地位也与日俱增。
值得注意的是，近年来处理器初创企业动作频繁，筹集了大量资金，特别是在AI领域。在投资和不断丰富的生态系统推动下，中国半导体产业正在持续发展。
小芯片越小越好？
从制造上看，通过使用较小的芯片，每个晶圆可以生产更多芯片。晶圆被切割得越小，随机分布的缺陷导致芯片失效的可能性就越小，生产过程也更具成本效益。另外，相同的小芯片可用于多种型号的产品，增加了灵活性。
随着小型化互连技术的成熟，多模块、小芯片设计开始变得司空见惯。例如今年6月，英特尔发布Meteor Lake架构酷睿处理器，通过小型化模块连接实现2.5D和3D封装，实现了高密度连接，体现了产品功耗、成本、性能优势。
小芯片的统治才刚刚开始。可以想见，未来普通PC内可能装有更大的CPU和GPU，但取下散热器，下面是许多微型芯片巧妙地平铺或堆叠在一起。
下载ECAD模型
