先进封装技术之争 | Chiplet开辟三足鼎立新应用市场格局

对算力、内存、存储和互连不断增长的需求，催生Chiplet在平板电脑、高性能GPU/CPU、智能驾驶领域大显身手，开辟三足鼎立新应用市场格局。老牌劲旅正利用Chiplet“堆料”实现AI算力的超能法术，初创公司通过Chiplet技术降低研发费用，提高芯片良率，不用弯道超车，上路就跟老大抢地盘。封测公司正整合自身优势优化Chiplet方案。于是乎，台积电喜上门梢，看好AI相关CPU及GPU及加速器等芯片需求，将会在未来几年呈现50%的年复合成长率。

7nm、5nm，3nm……随着芯片工艺节点越来越先进，研发和生产成本不断上升，良率不断下降，物理瓶颈正在拖慢摩尔定律的步伐。

而像乐高积木一样的Chiplet正在成为芯片巨头延续摩尔定律的共同选择之一，并取得巨大市场。同时众多系统商、Fabless、FAB、OSAT、Memory从中获益。

Chiplet，俗称芯粒，也叫小芯片，可以是沙粒大小，也可以比缩略图大。小芯片是一个微型集成电路(IC)，包含明确定义的功能子集，被设计为与单个封装内插器上的其他小芯片结合在一起。与传统SOC相比，chiplet优势有：

可重用IP被允许应用在许多不同的设备中；异构集成来自各种不同的架构、不同的工艺、不同的材料/节点来制造，甚至来自不同代工厂的专用硅块或IP块组合起来，从而省去了一些前道制造复杂工艺，构建更高效、更经济的芯片系统；小芯片可以在组装前进行测试，从而提高最终器件和大型芯片的良率；Chiplet 可以与UCIe、线束 (BoW)、OpenHBI 、 OIF XSR、CXL 等标准连接。

小芯片Chiplet集成技术的需求 图源：日月光

分析机构Yole Intelligence日前预计，2028年处理器市场规模将达到2420亿美元，2022年至2028年复合年增长率为8%。Chiplet方案激增正在推动2.5D和3D封装增长。Chiplet可以通过MCM、InFO、CoWoS、EMIB等多项封装技术实现，这些先进封装技术被台积电、日月光、英特尔等全球半导体龙头厂商主导，横跨2D至3D等多个级别的封装技术。具体的技术路线可参见：

先进封装技术之争 | 诸神之战烽火狼烟 ，天下一统冷厉来袭

Chiplet工艺全球领军者——台积电，是当前业内主流算力芯片厂商的主要供应商，旗下3D Fabric平台拥有CoWoS、InFO、SoIC三种封装工艺。利用其不断增长的先进封装技术工具箱，使基于小芯片的产品的制造变得更容易、更快捷，这些技术已经使 AMD、苹果等公司受益。

图源：TSMC

Chiplet开启平板电脑/手机高性能计算时代

HPC作为AI的基础工程，得益于Chiplet高性能、灵活性、成本和尺寸优势得到广泛普及。机构表示，有将近30%的高性能CPU和GPU采用了Chiplet技术设计，包括英特尔、AMD、英伟达、海思、Marvell、亚马逊等等。数据中心CPU、GPU、AI芯片，以及Mac电脑上，我们都已经看到了chiplet蛮拼的体格。首先看看Chiplet在高端平板电脑上的应用。

2023年6月，苹果发布 Mac Pro 和 Mac Studio两款电脑中用上了的M2 Ultra。延续延续M1 Ultra Chiplet设计思路——基于台积电第五代CoWoS Chiplet技术的互连架构，M2 Ultra采用了chiplet封装结构，其中包含了多个小芯片，中间是两颗M2 Max芯片连接在一起，周围则放着八颗DRAM内存芯片。与前任相比，带来了更高的性能和更高的集成效率：拥有多达1340亿个晶体管，它超越了Intel Ponte Vecchio(1000亿)、NVIDIA H100(800亿)等芯片，逼近AMD MI300A(1460亿)、MI300X(1530亿)。同时集成24个CPU核心、76个GPU核心、32个神经引擎核心、192GB统一内存。

根据此前M1和M2芯片的发布周期，搭载M3 Pro和M3 Max的产品可能会在2024年才会上市。搭载M3 Ultra芯片的产品最早可能到2024年年底才上市。

2023年9月13日，苹果发布的iPhone15系列 A17 Pro首次采用台积电3nm工艺打造的处理器。这种顶级工艺是领先竞争对手的关键。A17 Pro拥有190 亿个晶体管，高于A16 的160亿个晶体管。A17 Pro芯片在人工智能（AI）和机器学习（ML）支持下的处理器可以处理许多计算，特别是音频、图像和视频处理，比传统处理器快得多。通过软件收集的数据越多，机器学习算法的性能就会提高。ML 任务的处理速度比传统处理器快 10,000 倍。

在Cpu-Monkey网站上给出的苹果 A17 Pro与 A16仿生对比中，技术细节上都延续了上一代的chiplet小芯片设计。这一趋势反映了芯片制造商如何直接在硅中构建越来越多的功能。在计算领域的某些部分，处理器被分成紧密连接的小芯片，这些小芯片不易受到制造故障的影响。

目前，苹果是台积电InFO PoP先进封装的唯一客户。长久以来，台积电InFO技术把苹果A系列处理器封得天衣无缝，既能够缩小芯片，还可以提升性能。苹果打算在可预见的未来继续在其A系列芯片中使用InFO，以避免Fan-out封装可能引入的功耗和散热方面的潜在不确定性。更关键是，强强联手，狠揍学友，蛋羹分走。

CoWoS等先进封装技术虽然获得了市场的广泛关注，但基于3D Chiplet技术的智能手机AP应用处理器预计要到2025年之后才会大量采用。据台媒电子时报报道，预计到2026-2027年，台积电SoIC产能将增长20倍，首先应用于PC和笔记本CPU，然后采用InFO封装的3D芯片引入智能手机AP。苹果和台积电有望引领这一趋势。

Chiplet引领人工智能风潮

生成式AI模型拥有数百万或数十亿个参数才能做出推理，需要比SOC所能容纳的更多的存储空间和访问内存。由于GPT算力提升需求对芯片速度、容量都提出了更高要求，Chiplet技术应用于算力芯片领域有助于大面积芯片降低成本提升良率，便于引入HBM存储，允许更多计算核心的“堆料”。以Chiplet为首的先进封装技术被看作目前最佳方案与关键技术。

NVIDIA 是全球知名的AI计算先驱，凭借强悍的GPU牢牢统治着全球80%算力芯片市场。英伟达拥有与Chiplet相似的NVLink-C2C技术实现高速、低延迟、芯片到芯片的互连，可支持定制裸片间实现互连。2022 年发布的H100 GPU 芯片，将Chiplet技术与台积电4nm工艺融合，英伟达通过Chiplet技术将 HBM3 显存子系统集成到芯片里，超高显存带宽、性能和延迟比上一代都有巨大的提升；同代产品GH200架构采用CPU+GPU异构计算方式，NVLink-C2C技术方案通过Chiplet工艺将基于Arm的NVIDIA Grace CPU与H100 Tensor Core GPU整合在一起。

目前市面上的算力芯片Chiplet方案大多以CoWoS为主。CoWoS技术为台积电悠久的2.5D独家封装技术，适用高速运算产品，是目前HBM与GPU之间封装的主流方案。Nvidia通过Chiplet技术在GPU周围堆叠HBM方式提高缓存性能和容量。分析师指出，Nvidia H100下一代AI加速器将采用Chiplet设计。

如今以GPT带火的AI热潮有增无减，H100已经供不应求，台积电被英伟达堆积成山的AI GPU订单所拖累，这让Nvidia的死对头——AMD的AI芯片订单难以下咽，AMD只好寻求另一个可靠且一致的合作伙伴——三星。

AMD是先进封装技术的领导者，在封装领域的创新和投资已历时多年。为实现下一代技术AMD正在计划加快CPU及GPU规格迭代，具体的动作是全面导入Chiplet设计，以提高核心数及运算速度。

2019年起，AMD从Zen2架构开始采用Chiplet技术。2021年AMD实验性地发布基于3D Chiplet技术的3D V-Cache。该技术使用台积电的3D Fabric先进封装技术。AMD基于自己的建构chiplet生态系统，生产了Ryzen和Epycx86处理器。AMD Ryzen 9 5900X率先采用了这项技术，其中具有64MB L3缓存和堆叠式64MB SDRAM，将可用的L3缓存容量增加了三倍。

2022年AMD正式发布了采用RDNA3架构的新一代旗舰GPU，即RX 7900 XTX和RX 7900 XT。AMD表示，这是公司首度在GPU产品中采用Chiplet技术也是全球首个导入Chiplet技术的游戏GPU。

2023年6月AMD发布了公司目前为止最先进的人工智能图形处理器(GPU) MI300X，目标明确的挑战Nvidia H100 GPU 。这款基于Chiplet设计的加速器拥有9个基于3D堆叠的5nm小芯片（包含CPU和GPU），和4个基于6nm的小芯片，周围封装了8个128GB的HBM3显存芯片，共拥有1530亿个晶体管。史无前例的显存性能和容量均超过英伟达H100（H100只有80GB），非常适合AI运算单个GPU上适配大型语言模型，例如400亿个参数模型Falcon-40B。可以说， MI300X GPU 代表了人工智能处理领域的一次重要革新。

同期推出的另一款AI芯片——MI300A则是业界首款“CPU+GPU+HBM显存”一体化的数据中心芯片，同时也是全球首款面向高性能和AI工作负载的APU加速器。MI300A采用3D堆叠和Chiplet技术，配备了9个基于5nm制程的计算核心（6个GCD+3个CCD），置于4个基于6nm制程的I/O die之上。晶体管数量达到1460亿个、多于英伟达H100的800亿个。

2023年8月， AMD与三星达成协议，后者提供了一揽子交钥匙服务，三星还计划将先进封装的产能提升一倍，以便更好地满足MI300X等产品对HBM3的需求，分析师预计明年三星电子将在HBM市场获得50%的份额。

树大招风的英伟达，要对付AMD这个老对手，突然一个叫D-Matrix Corp的兄弟公然叫板H100A100。该公司表示，“我们正在确立我们在 Chiplet 生态系统中的领导地位！”

D-Matrix Corp是一家硅谷生成式AI芯片初创公司，刚满3周岁。2023年9月宣布推出用于生成式大模型推理任务的Jayhawk II芯片，该公司表示，与H100A100等英伟达高端GPU相比，该加速引擎的内存带宽提高了40倍，LLM每秒处理的生成推理能力提高10-20倍，生成推理的拥有成本降低10-20倍。

据介绍，Jayhawk 采用基于Chiplet的架构，巧妙地结合了基于内存计算的 IC 架构、与领先的 ANN 模型集成的复杂工具以及块网格形式的小芯片，以支持要求严格的 ML 工作负载的可扩展性和效率。通过使用基于模块化小芯片的方法，数据中心客户可以使用预先验证的小芯片架构以更快的节奏刷新计算平台。为了实现这一目标，d-Matrix 计划构建基于 BoW 和 UCIe 互连的小芯片，可实现能够容纳第 3 方小芯片的真正异构计算平台。

就在9月7号，d-Matrix宣布完成1.1亿美元B轮融资，募集资金的目的是使公司能够在成功推出Nighthawk、Jayhawk-I和Jayhawk II芯片之后，支持Corsair商业化。该公司得到了顶级投资者和战略合作伙伴的支持，包括Playground Global、M12（微软风险基金）、SK海力士、Nautilus Venture partners、Marvell Technology和Entrada Ventures。

D-Matrix 要在Chiplet技术上干翻 AMD，恐怕还要过Ampere这关。Ampere是2017年前英特尔高管成立的初创公司，活跃在国际市场上的Arm芯片阵营。

2023年5月，Ampere正式发布AmpereOne系列处理器，是与上一代128核AmpereAltra对比，AmpereOne系列处理器中首度采用Chiplet设计。单颗处理器支持最高192个物理核心，远远超过目前AMD最多96核心的EPYC和英特尔60核的处理器。Ampere以更高效的计算引擎满足从云到边缘等计算领域的需求。

新品切换到Chiplet，Ampere CEO表示：“我们在Ampere中转为大量采用小芯片带来了许多的优势，如有更高的灵活度、更快的设计周期、更高的可扩展性，从而提供现代云原生CPU的最佳性能。”

Ampere近年来狂飙突进，2020年推出业界首款云原生处理器Ampere Altra，2021年推出业界首款128核云原生处理器Ampere Altra Max，再到最新发布的AmpereOne系列处理器。并使得Ampere 的客户群正在不断扩大，包括谷歌云、微软 Azure、甲骨文云、阿里云、百度云、京东云、腾讯云、火山引擎、UCloud等云服务提供商（CSP），以及 HPE 和 Supermicro、华勤等等OEM厂商都在使用Ampere的Arm处理器。

在数据中心芯片市场，英特尔不忍看到市场份额一步步被 AMD 和 Ampere等竞争对手蚕食。为抗衡对手，英特尔下一代芯片要有巨大的性能提升。chiplet将继续为Intel的未来发挥余热。

2023年，英特尔发布 Data Center GPU Max 系列，专为应对最严苛的HPC和AI 工作负载而设计。基于Chiplet技术，英特尔数据中心 GPU Max 系列利用自家的 Foveros 和 EMIB 技术构建，在单个产品上整合 47 个小芯片，集成超过 1000 亿个晶体管，具有多达408MB 的 L2 缓存和 128GB 的HBM2e 显存，充分体现了 Chiplet 的理念。

未来，英特尔将旗下数据中心芯片分为两类：一类是 Granite Rapids，专注于高能耗高性能；一类是 Sierra Forest，专注于高能效。在设计上，Granite 和 Sierra 都是基于chiplet的设计，依赖通过 EMIB技术封装在一起的计算和 I/O 小芯片的混合。不仅如此，这次的小芯片设计还有独到之处，使用不同的计算 / IO 小芯片，而不是将完整的Xeon小芯片封装在一起。

2023年8月，Hot Chips 2023 上，英特尔首次披露了新一代数据中心芯片Sierra Forest，它的每瓦性能较前代提升了 240%，并有望于明年推出。

生成式AI也推动了国内企业对高性能计算系统开发部署需求。接下来介绍国内两款基于chiplet打造AI算力芯片，更多可参见：

《AI芯片之争 | 没有高算力GPU，人工智能就是人工智障》

壁仞科技聚焦AI计算，实现AI训练、推理场景开发。2022年8月，壁仞科技发布首款通用GPU——BR100，这是国内首款真正具有国际竞争力的通用GPU。在技术工艺上，壁仞科技的BR100采用Chiplet和 2.5D CoWos结合的封装技术，可容纳770亿颗晶体管。BF16算力达到512 TFLOPS，并支持TF32、BF16、INT8等多种数据精度，其中INT8的算力可达到1024TOPS。BR100不仅创下了当时全球算力纪录，并且宣称其峰值算力达到了英伟达A100的3倍，甚至还能对标没发售的H100。主要部署在大型数据中心。相关算力产品还有壁砺™100P、壁砺™104系列。

寒武纪是国际上少数几家全面掌握了通用型智能芯片及基础系统软件核心技术的企业。2021年月推出训推一体人工智能芯片思元370，这是寒武纪首款采用 chiplet技术的 AI 芯片，也是国内首颗 chiplet AI 芯片。集成了390亿个晶体管，最大算力高达256TOPS(INT8)，拥有训练和推理任务的高效协同能力。基于双芯思元370配置，寒武纪推出了训推一体人工智能加速卡——MLU370-X8，为双槽位250w全尺寸智能加速卡，提供24TFLPOS(FP32)训练算力和256TOPS (INT8)推理算力，同时提供丰富的FP16、BF16等多种训练精度。但这些初期作品并不代表寒武纪的伟大梦想。

在封测端，中国主要封装厂已在高算力芯片领域展开布局。长电科技面向高算力芯片领域推出了Chiplet高性能封装技术平台XDFOI™，作为一种新型无硅通孔（TSV）晶圆级极高密度封装技术，可以为高性能计算应用提供多层极高密度走线（3层RDL、L/S2微米）和极窄节距凸块互联（节距40微米），并可集成多颗芯片、高带宽内存（HBM）和无源器件，应用场景主要集中在对集成度和算力有较高要求的FPGA、CPU、GPU、AI和5G网络芯片等：

针对计算模块，XDFOI™系列工艺，可提供多层极高密度走线和极窄节距凸块互连接，集成多颗裸片、高带宽内存（HBM）和无源器件，在优化成本的同时实现更好的性能及可靠性。

对于存储模块，长电科技的具有16颗堆叠3D NAND存储器封装、基于UFS 的多芯片封装等技术，可实现超薄芯片封装，助力系统的小型化。

同时，长电科技充分利用2.5D/3D高性能异构异质集成封装技术实现“存算一体”，减少HPC系统中不必要的数据传输；同时，存储单元直接参与逻辑计算，进一步提升算力。

长电一直与不同的晶圆厂在最先进制程的硅节点上进行合作，公司也正持续投入算力芯片相关的多样化解决方案的开发及相关产能建设。机构表示，长电科技作为Chiplet方案领导厂商，将长期受益于Chiplet成为AI加速器主流设计方案。

针对数据的增长需求，日月光推出VIPack™先进封装平台，该平台提供应用于先进的高效能运算、AI、机器学习等应用的整合分散式SoC（系统单晶片）和HBM（高带宽记忆体）互连所需的高密度水平和垂直互连解决方案。

FOCoS-Bridge平台六大核心封装技术支柱之一，旨在实现高度可扩展性，无缝集成到复杂的芯片架构中，同时提供高密度芯片对芯片连接(D2D)、高I/O数量和高速信号传输，以满足不断发展的人工智能(AI)和高效能计算(HPC)需求。

该技术已在70mm x 78mm尺寸的大型高效能封装体中透过8个桥接连接(Bridge) 整合2颗ASIC和8个高带宽存储器(HBM)元件。FOCoS-Bridge特性是次微米L/S的超高密度晶片对晶片(D2D)互连功能，可实现小晶片Chiplet集成的高频宽与低延迟。使用桥接晶片使主晶片边缘的线性密度（线/毫米/层）比传统的覆晶封装(Flip Chip) 密度更超过百倍。此外，FOCoS-Bridge支持串列和平行介面以及相关的标准，如XSR、BOW、OpenHBI、AIB和UCIe，广泛实现晶片对晶片(D2D)的互连。

日月光创造能实现高频宽记忆体(HBM)和高密度小晶片Chiplet集成的整合技术，将满足全球客户将AI高算力芯片应用引领市场的需求。

Chiplet赋能自动驾驶

随着汽车智能化的不断发展，更新迭代周期在缩短，但对车载芯片算力的需求却在不断增加。因为尺寸和复杂性将变得难以管理，未来算力无法再使用单片IC设计在一个封装中实现。而Chiplet设计允许在不触及单个芯片物理限制的情况下扩大组件数量，它正在各种超级计算应用中实施，汽车也不能落后。

智能汽车可以说是体量最大的一个信息技术终端，虽然Chiplet并不适用于汽车的所有部分，但它负责高端计算中心的计算任务，执行在车载信息娱乐系统（IVI）、高级驾驶辅助系统（ADAS）、自动驾驶（AD）中。

在2023年以来，UCIe 联盟在公开发布通用 Chiplet Interconnect Express 规范 1.1 版规范的同时，还推出了汽车 Chiplet 组。汽车行业对围绕 UCIe 技术构建的小芯片的需求催生了汽车工作组，该工作组已经开始致力于开发用于运行时健康监控和修复的协议增强功能。

图源：AMD

ARM合作伙伴已经在基础设施应用中提供基于小芯片的解决方案——特斯拉在全球率先启用基于AMD Ryzen APU + RDNA 2架构的GPU座舱计算平台方案，AMD的Ryzen 3000系列CPU上，在将每4个CPU核心组成一个CCX，两个CCX构成一个CCD——也就是一片die/chiplet。多个CCD，外加I/O die就构成了完整的芯片。这对于有助于特斯拉缩短上市时间，实现新性能点，并在竞品中利用chiplet成本优势保持率先降价的先机。

2023年5月，联发科宣布与NVIDIA合作，为软件定义汽车提供完整的AI智能座舱方案。通过此次合作，MediaTek将开发集成NVIDIA GPU 芯粒（chiplet）的汽车SoC，搭载NVIDIAAI和图形计算IP。该芯粒支持互连技术，可实现芯粒间流畅且高速的互连互通。MediaTek的智能座舱解决方案将运行NVIDIA DRIVE OS、DRIVE IX、CUDA和TensorRT软件技术，提供先进的图形计算、人工智能、功能安全和信息安全等全方位的AI智能座舱功能。预计2025年问世，并在2026年至2027年投入量产。

2023年7月，Marvell加入世界领先的纳米电子和数字技术研究与创新中心imec 协调的汽车Chiplet计划。imec 的汽车小芯片计划的目标是解决因不断增长的数据移动、处理、存储和安全要求而产生的设计挑战。Chiplet足以应对汽车视觉传感器对于安全自动驾驶数据中心的关键要求。Marvell 为imec 生态系统带来基于Chiple的高性能 SoC、获得专利的零开销可扩展多芯片技术以及大量芯片间互连 IP组合基，从而最大限度地实现小芯片技术的重用。

图源：Marvell

2023年6月，Marvell 推出基于台积电 3nm工艺的高速硅互连产品，有望将小芯片拼接在一起，从而降低数据中心的功耗。这是 Marvell 开发芯片设计IP战略的一部分，旨为提高即将推出的自动驾驶汽车的带宽、性能和能源效率。2023年7月，Marvell 新加坡开设了一家耗资 20 亿美元的先进半导体制造代工厂，旨在扩大“chiplet”技术的采用。

如何打造具有高性价比的车载高性能计算平台（eHPC）芯片，对于处在后摩尔时代的半导体产业提出了严峻考验。芯砺智能是全球首家利用芯粒技术研发车载大算力芯片的高科技初创企业，2023年7月芯砺智能全球首个符合ASIL-D功能安全等级的车规级Chiplet D2D互连IP流片。该D2D接口既能够提供类似于并行互连的低延迟特性，又能够用相对较少的连接线达到所需要的带宽，实现了高性能、低成本以及高可靠性等需求的结合，是非常契合车载市场应用的Chiplet互连接口技术。

图源：芯砺智能

芯原股份是中国最大、全球前十的半导体IP企业，芯原在汽车半导体领域深耕多年，从智慧座舱到自动驾驶技术均有布局。目前基于“IP芯片化”的理念，持续推进Chiplet的研发工作。在面向汽车应用的IP产品中有，可扩展的Vivante图形处理器（GPU）IP/图像信号处理器（ISP）IP,为汽车提高AI算力的Vivante VIP9400/9000等。目前，芯原的ISP IP获得了汽车功能安全标准以及工业功能安全标准等的认证，其芯片设计流程也获得汽车功能安全管理体系的认证。同时，芯原的GPU IP和NPU IP在汽车上获得了广泛的应用，包括信息娱乐系统、仪表盘、车身环视、驾驶员状态监控系统、ADAS、自动驾驶汽车等。2023年8月，投资13亿元人民币建设的上海临港研发中心落成启用，将重点发展Chiplet业务完善自动驾驶软件平台等研发等业务。

图源：北极雄芯

北极雄芯深耕Chiplet多年，发布了国内首款基于异构Chiplet集成的智能处理芯片“启明930”，并率先完成了在全国产封装供应链上的工艺验证。目前公司已经构筑了完整的算法、编译、软件工具链体系，自研NPU在主流AI模型应用上的平均算力利用率超70%，未来可广泛应用于AI加速、智能驾驶等云边端高性能计算领域。面向汽车，北极雄芯拥有基于芯粒的车载计算平台，可在舱驾一体、智能座舱、自动驾驶方案上提供平台中间件与算法方案示例。北极雄芯目前已经与经纬恒润、海星智驾等多家达成战略合作，并同时与若干主机厂在产品定义、项目预研等方面开展合作探讨。2023年8月成新一轮超亿元融资持续构建Chiplet产业生态。

芯耀辉作为中国领先的专注先进的国产IP企业，是国内极少数能提供符合车规认证得接口IP厂商，在可靠性和功能安全性上满足AEC-Q100和ISO 26262 ASIL-D的严格认证要求，这标志着芯耀辉的质量管理、项目管理、设计流程等管理体系和设计开发流程符合功能安全最高级别要求，能够为市场提供高性能、高可靠、高安全的车规级IP，以及包含DFMEA、FMEDA、Safety Manual等产品取得功能安全认证需要的Safety Package，为汽车芯片功能安全、性能可靠保驾护航。

芯和半导体是国内极少数具备完全自主知识产权的全产业链 EDA解决方案商。其汽车电子解决方案主要针对汽车电子全产业链相关的半导体/电子/电气系统复杂电磁问题的仿真验证。该方案包括了汽车芯片与封装、射频/高速PCB、车载电子设备、整车线束与电气系统等多方面的电磁场、射频、信号完整性综合仿真技术。

图源：芯和半导体

芯和半导体3DIC Chiplet仿真全流程EDA平台可以为汽车电子等领先应用提供更高水平的集成、更高性能的计算和更多的内存访问。该平台集合了 3DIC Compiler业界领先的面向2.5D/3D多裸晶芯片系统设计和分析能力和Metis在2.5D/3D先进封装领域的强大仿真分析能力。

行歌科技肩负寒武纪布局车载智能芯片应用场景的重要使命，依托寒武纪在智能芯片领域的技术积累和产品经验，在应用场景上可以与寒武纪既有的云边端产品线紧密联动。2023年3月份行歌科技表示今明两年将正式发布两款智能驾驶芯片——SD5223和SD5226。前者是L2+自动驾驶行泊一体芯片；后者是L4高阶自动驾驶多域融合平台SoC，采用7nm制程工艺，符合先进AI架构适应算法演进，最大算力超过16 TOPS，单颗SOC可以实现行泊一体的功能。以上智能驾驶芯片原本计划2023年年中发布，如今行歌科技业绩亏损太久，如愿量产已遭推迟。

地平线的核心业务是智能驾驶和智能物联网，主要产品是征程系列和旭日系列芯片。地平线将Chiplet技术与公司产品roadmap规划结合。2017年地平线发布中国首款边缘 AI 芯片——面向智能驾驶的征程和面向AIoT的旭日，并在后续接连发布了征程2、征程3、征程5、旭日2和旭日3。截至9月份，征程芯片出货量增长至近400万片，量产规模仍是国内绝对领先地位。当前公司在研发下一代芯片征程6来追赶市场，同时配套城市NoA的软件算法。