332
一 . 思维导图
数字电路思维导图
2.1 二极管与门电路
最简单的与门电路
上述电路逻辑电平与真值表
缺点：输出的高、低电平与输入的高、低电平数值不相等，差一个二极管的正向导通压降，如果把这个输出作为下一级门的输入信号，将发生信号高、低电平的偏移；另外，当输出端对地接上负载电阻，负载电阻的改变有时会影响输出的高电平。 2.2 二极管或门电路 最简单的二极管或门电路
上述电路逻辑电平与真值表
三 . CMOS 门电路 CMOS 集成电路中，以金属 - 氧化物 - 半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称 MOS 管）作为开关器件。 3.1 MOS 管的结构和工作原理 用 P 型衬底（图中 B），制作两个高掺杂浓度的 N 型区，形成 MOS 管的源极 S（Source）和漏极 D（Drain），另外一个电极栅极 G（Gain），通常用金属铝或多晶硅制作。
在 D 和 S 极上加上电压 Vds，设置 Vgs=0，D 和 S 之间不导通，Id=0； 在 D 和 S 极上加上电压 Vds，设置 Vgs>Vgs(th)，由于栅极和衬底之间的电场吸引，使衬底中的少数载流子 - 电子聚集到栅极下面的衬底表面，形成一个 N 型的反型层，这个反型层就构成了 D 和 S 之间的导电沟道，于是就有 ID 流通，这个 Vgs(th)成为 MOS 管的开启电压。 随着 Vgs 的增大，导电沟道的截面积增大，所以 Id 会增大，也就是可以通过 Vgs 控制 Id 的大小。 为防止有电流从衬底流到 S 极和导电沟道，一般将衬底和源极接在一起，或者接到系统最低电位上。 3.2 MOS 管的输入输出特性 如下是 MOS 管的共源接法，GS 作为输入，DS 作为输出。
右边的图称为 MOS 的输出特性曲线，也叫 MOS 管的漏极特性曲线，有三个工作区域，截止区，可变电阻区，恒流区。 1、截止区，Vgs<Vgs(th)时，D 和 S 之间没有导电沟道，Id=0，DS 之间的内阻非常大，可达Ω以上，曲线上 Vgs<Vgs(th)的区域称为截止区。 2、当 Vgs>Vgs(th)后，D 和 S 之间出现导电沟道，有 ID 产生，可以分为两个区，一个是可变电阻区，见上图虚线左边区域，在这个区域内，当 Vgs 一定时，ID 和 Vds 之比近似等于一个常数，类似于线性电阻。等效电阻的大小和 Vgs 的大小有关，当 Vds≈0 时，ID 和 Vgs 有如下的关系：
这个公式表面，Vgs>>Vgs(th)时，Ron 近似于 Vgs 成反比。 3、在虚线的右边，叫作恒流区。恒流区的 ID 由 Vgs 决定，Vds 变化对 ID 影响很小。此时 ID 和 Vgs 有如下的关系：
其中 IDS 是 Vgs=2Vgs(th)时 ID 的值，这个公式表明，Vgs>>Vgs(th)时，ID 与 Vgs 的平方成正比。 表明 ID 与 Vgs 关系的曲线叫 MOS 管的转移特性曲线。
3.3 MOS 管的基本开关电路
当 Vi<Vgs(th)时，MOS 管工作在截止区， 负载电阻 RD 远远小于 MOS 管的截止内阻 Roff，输出端即为高电平 Voh，Voh≈VDD； 当 Vi>Vgs(th)并且 Vds 在较高的情况下，MOS 管工作在恒流区，随着 Vi 增加，ID 增加，Vo 减小，这时候电路工作在放大状态。 随着 Vi 的继续增大，MOS 管的导通电阻 Ron 变的很小（一般在 1KΩ以内，小的可以到 mΩ级别），RD>>Ron 时，输出端为低电平 Vol，Vol≈0。 在什么条件下，上述 MOS 管可以近似地看作一个理想开关？ 1. 在 MOS 管关闭状态，即 Vi<Vgs(th)时，MOS 管截止内阻 Roff 需要足够大，Roff>>RD； 2. 在 MOS 管开启状态，一个是 Vi>>Vgs(th)（Vi 不能超过 MOS 管 Vgs 最大值），MOS 管的导通内阻 Ron 足够小，Ron≪RD； 3.4 MOS 管的开关等效电路
3.5 MOS 管的 4 种类型 NMOS 和 PMOS 管各有增强型和耗尽型，所以共有 4 种类型。目前在电子产品中，使用最多的是增强型 NMOS，其次是增强型 PMOS，耗尽型几乎不用。 对于耗尽型 NMOS 管，Vgs=0 时，D 和 S 之间就有导电沟道，Vgs 为正时，导电沟道变宽，ID 增大；Vgs 为负时，导电沟道变窄，ID 减小，当 Vgs 小于某一个负电压值 Vgs(off)时，导电沟道才消失，MOS 管截止关闭。Vgs(off)称为耗尽型 NMOS 管的夹断电压。 对于耗尽型 PMOS，Vgs=0 时，D 和 S 之间就有导电沟道，Vgs 为负时，导电沟道变宽，ID 增大；Vgs 为正时，导电沟道变窄，ID 变小，当 Vgs 的正电压大于夹断电压 Vgs(off)时，导电沟道消失，MOS 管截止。
四 . CMOS 反相器的电路结构和工作原理
4.1 CMOS 反向器的电路结构
如下的电路结构形式称为互补对称式金属 - 氧化物 - 半导体电路（Complementary-Symmetery Metal -Oxide-Semiconductor Circuit，简称 CMOS 电路），优点是静态功耗小，因为 T1 和 T2 有一个是截止的，且 MOS 管的截止内阻极高。
4.2 电压传输特性和电流传输特性
假如 T1 和 T2 的阈值电压、导通内阻 Ron 和截止内阻 Roff 都一样，输出电压与输入电压的曲线如下
在 AB 段，T1 导通，T2 截止，输出为 VDD；
在 BC 段，T1 和 T2 同时导通，因为假设的 T1 和 T2 参数一样，在输入为 1/2VDD 时，输出也为 1/2VDD；
在 CD 段，T1 截止，T2 导通，输出为 0；
ID 电流也是一样，在 AB 和 CD 段，有一个管子截止，因截止内阻很高，所以 ID 几乎为 0；在 1/2VDD 时，ID 的电流最大。
4.3 输入端噪声容限
定义：在保证输出高低电平基本不变（变化大小不超过规定容许范围内）的条件下，容许输入信号的高低电平有一个波动范围，这个范围称为输入端的的噪声容限。
输入高电平噪声容限：Vnh=Voh(min)-Vih(min)（一级门电路输出高电平的最低值是 Voh(min)，二极门电路输入高电平最小是 Vih(min)，如果再小，二极门电路就无法识别为 1 了，所以噪声容限是两者之差）
输入低电平噪声容限：Vnl=Vil(max)-Vol(max)（一级门电路输出低电平的最大值是 Vol(max)，二极门电路输入低电平的最大值是 Vil(max)，如果再大，二极门电路就无法识别为 0 了，所以噪声容限是两者之差）
五 . CMOS 反相器的静态输入特性和输出特性
5.1 输入特性
输入特性指的是输入电压与输入电流的关系，如下是 CMOS 反相器的保护电路，主要用了两个二极管 D1 和 D2，用到二极管的单向导电性和钳位特性，C1 和 C2 是 MOS 管的 G 极等效电容，一般是不画出来的，我们知道这个地方有等效电容即可。
1、对于 D1 来说，负极连接到 VDD，所以 D1 的正极不会超过 VDD+Vdf（Vdf 是二极管的正向导通压降，二极管正负极之间差是二极管的压降），即保证了 T2 的 G 极电压不超过 VDD+Vdf；
2、对于 D2 来说，正极连接到 GND，所以 D2 的负极会钳位在 -Vdf，T1 是 PMOS 管，导通条件是 S 和 G 之间差（正数）大于 Vsg(th)，所以 D2 保护 T1 的 S 和 G 之间电压不超过 VDD+Vdf，即电容 C1 两端的电压。
实际选用 D1 和 D2 的时候，需要考虑 D1 的正向导通电流和 D2 的反向导通电流。
如下是输入特性曲线，结合上面，可以看出，在 -Vdf<Vi<VDD+Vdf 时，i≈0；当 Vi>VDD+Vdf 或者 Vi<-Vdf 的时，电流 i 的绝对值随着 Vi 的绝对值增加迅速增大，电流的绝对值由输入信号的电压和内阻决定。
5.2 输出特性
低电平输出其实是 VDD 通过 RL 对 CMOS 端口的灌电流，高电平输出其实是 CMOS 输出对负载 RL 的拉电流。
5.2.1 低电平输出特性
在负载 RL 一定时，也就是 IOL 一定时，随着 VDD 的增加，MOD 管的导通压降会减小，Vol 的值减小。（Vol 的值可以看做 VDD 落在 RL 和 MOS 管 Ron 之间的分压，当 Ron 越小时，Vol 自然变小。）
在 VDD 一定时，也就是 MOS 管的导通内阻 Ron 一定时，随着负载 RL 的减小，也就是 IOL 的增大，Vol 的值会增大。（Vol 的值可以看做 VDD 落在 RL 和 MOS 管 Ron 之间的分压，当 RL 越小时，Vol 自然增大。
5.2.2 高电平输出特性
如下，MOS 管输出 Voh 是 VDD 减去 MOS 管的导通压降。
在 MOS 管的输入 VDD 一定时，也就是 MOS 管的导通内阻一定，随着负载电流的增大，MOS 管的导通压降增大，Voh 下降。（这个理解为：在输出空载时，输出可以保持稳定，但是随着负载电流的增大，输出不足以支撑这个负载，所以输出会下降）
在负载电流 IOH 一定时，随着 MOS 管的 Vsg 增大，MOS 管的导通内阻减小，Voh 增大。（这个可以理解为：负载是不变的，理想状态下，MOS 管输出是稳定的，但是 MOS 管会有导通损耗，MOS 管的导通内阻越小，导通损耗越小，所以 Voh 越高，如果 MOS 管的导通内阻越大，即导通损耗越大，所以 Voh 越低）
六 . CMOS 反相器的动态特性 6.1 传输延迟时间 TPHL 和 TPLH 存在的原因是 MOS 管的负载电容充放电产生的，缩短这个时间需要减小负载电容和 MOS 管导通内阻。
6.2 交流噪声容限
七 . 其他类型 CMOS 门电路
7.1 CMOS 与非门
A=B=0，T1 和 T3 导通，T2 和 T4 截止，Y=1；
A=1，B=0，T1 截止，T2 导通，T3 导通，T4 截止，Y=1；
A=0，B=1，T1 导通，T2 截止，T3 截止，T4 导通，Y =1；
A=B=1，T1 和 T3 截止，T2 和 T4 导通，Y=0；
综上会得到 Y=（AB）'
7.2 CMOS 或非门
7.3 漏极开路（OD 门）
线与逻辑：将几个 OD 的输出端直接相连可实现线与。
Y=Y1*Y2=(AB)'(CD)'=(AB+CD)'
7.4 CMOS 传输门
C=0，C'=1，T1 和 T2 截止。
C=1，C'=0，T1 和 T2 导通。
下面是用反相器和传输门组成的异或门电路。
由上图可知：
7.5 三态门
EN'=0，A=1，T1 截止，T2 导通，Y=0；
EN'=0，A=0，T1 导通，T2 截止，Y=1；
EN'=1，T1 和 T2 都是截止，Y 是高阻态；
所以说 EN'的有效电平是低电平，逻辑符号上有一个小圆圈。
如下是利用三态门实现的数据双向传输。
EN=1，G1 通，数据从 Do→总线；
EN=0，G2 通，数据从总线→Di'；
