71
在每年一度的半导体行业战略研讨会（ISS）上，半导体行业的高管们都会讨论半导体技术趋势和全球市场的发展。这篇文章介绍了一位行业观察家在会议上分享的内容和结论。
为什么使用 EUV？
半导体行业的公司过去曾经讨论过，当 EUV 光刻技术的成本低于光学光刻时，将在半导体制造中实施 EUV 技术，但是现在，一些其它的因素正在推动 EUV 技术的采纳。
周期时间 - 单次 EUV 曝光可以取代 3 次或更多的光学曝光，每个掩模层可以节省大约 1.5 天的时间。
边缘放置误差（EPE） - 创建图案时使用多个掩膜会导致 EPE 的增加，将多个光学掩模简化为单个 EUV 掩模可以将 EPE 减少高达 90%。
图案保真度 - EUV 能够创建出比多重图形曝光技术更一致和更清晰的图案，从而能够实现更严格的电气参数分布。
成本 - 在某些情况下 EUV 也可能节约成本，但驱动 EUV 的主要是以上三点，即便稍微贵一些，EUV 也会因为上述三个优势而被使用。
哪里需要 EUV？
NAND
不需要 -NAND 正处于从 2D 向 3D 的转换过程中（2017 年，3D NAND 的产量首次超过了 2D NAND），NAND 发展的主要驱动来自于层数的扩展，而不是光刻技术的进化。3D NAND 相对更适合光学光刻，主要受到沉积和蚀刻发展的推动。
逻辑器件
需要 - 目前正在爬产的 7nm 逻辑器件使用光学光刻，有 80 多层掩膜，5nm 器件的掩膜数量将增加到 100 多个，而且整个周期时间长达 6 个月。我们预计，EUV 将用于第二代和第三代 7nm 逻辑工艺。
DRAM
需要 - 但是落后于逻辑器件。相较于逻辑器件，DRAM 的工艺更简单，掩模数量大约有 5nm 逻辑工艺的一半，多重图案掩膜数也更少。三星已经推出了 18nm 的 DRAM，而且在没有采用 EUV 技术的情况下推出了更低工艺尺寸的 DRAM。我们预计 EUV 将被用到 DRAM 上，但是在时间上会落后于逻辑器件。
第一代 7nm 逻辑工艺（7）
台积电宣布于 2017 年第三季度投产了其 7FF 工艺，目前正在爬产阶段。格罗方德预计将在今年晚些时候推出其 7LP 工艺。这两种工艺都是基于光学光刻的，没有使用 EUV 光刻层。这两种工艺的最小金属间距（MMP）均为 40 纳米，采用 SADP 生产出 1D 金属图案。
第二代 7nm 逻辑工艺（7c）
去年，格罗方德在其技术研讨会上讨论了他们在 EUV 上的第一步动作，即在没有保护膜的情况下使用 EUV 制造触点和过孔。触点和通孔的开口面积较小（约百分之几），因此落在光罩上的粒子不太可能导致印刷缺陷。在没有保护膜的情况下生产触点和过孔可以最大限度地提高吞吐量，并且开始使用 EUV 时无需使用保护膜。虽然目前还没有足够的数据能够确定这种生产方式能够达到可以接受的良率，但是格罗方德认为可以。
台积电已经在私下讨论将 EUV 引入第二代 7nm 工艺的可能性。在日前举办的 2017 年 Q4 法说会上，台积电透露，其极紫外光光刻机（extreme ultraviolet lithography: ，简称 EUV 光刻机）产能已经取得了较大的进步，目前已经将其电源功率提高到 160W，助力 7nm 和 5nm 制造，而 250 瓦 EUV 也已经安装到位。
相对来说，7c 比较容易实现，不会造成面积缩小，所以不需要重新设计，7c 中使用 5 个 EUV 光刻层替换 15 个光学光刻层，从而减少了周期时间，EPE 和来改善循环时间，EPE 和电气分布特性也得到了改善。
为了实施 7c 工艺，需要以下条件：
高吞吐能力的 EUV 工具 - 在某种程度上，确定的功耗和吞吐量是不变的。ASML 的机器有多个旋钮可以调整吞吐能力，他们现在正在尽最大努力提高吞吐能力和机器运行时间。他们现在出货的 NXE3400b 应该满足这个要求。
大于 90%的正常运行时间 - 在 12 月份的 IEDM 会议上，英特尔表示他们的 EUV 机器的正常运行时间只有 75%左右。我采访光刻技术专家时着重提出了这个问题。ASML 应该有计划改善正常运行时间，NXE3400b 的正常运行时间预计好不少。
保护膜 - 如果需要使用保护膜，它必须确保能够承受所使用光源的功率。这个应该没有问题。
光罩检查 - 尽管不是最佳方案，但是现在使用 eBeam 检查。
光刻胶 - 目前的光刻胶对于 7nm 来说已经足够好了，尽管针对 30mJ/cm2 的剂量可能比针对 20mJ/cm2 的要高。
据这位观察家预计，2019 年早期 7c 工艺就会投产。
第三代 7nm 逻辑工艺（7+）
台积电和格罗方德都宣布了各自的 7nm+计划，这种工艺下采用 EUV 光刻技术，接触和过孔需要增加 1 个单独的金属层。这将导致尺寸的缩放，因此需要客户重新设计。三星的 7LPP 工艺也面临这个情形。为了在金属层上采用 EUV 光刻技术，因为金属层的开放面积比例较高，因此需要使用保护膜。
据我预计，7nm+工艺的 MMP 为 36nm。在使用 EUV 的情形下，设计可以是 2D 模式，而不是 7 和 7C 使用的 1D。这意味着不仅最小金属间距会从 40nm 降低到 36nm，设计还会从 1D 向 2D 的方向发展，从而改善布线效率，并进一步降低硅片尺寸。7+工艺将用 9 个 EUV 层代替 23 个光学层。
为了实现 7+工艺，需要以下条件：
与上述 7c 要求相同的条件；
台积电和格罗方德的 7 和 7c 产品需要重新设计。
一个保护膜，理想的传输效率> 90%。
光化检查，保护膜可以不进行 eBeam 检查。
据预计，7+工艺将在 2019 年中到晚些时候开始进入爬产阶段。
英特尔怎么样？
英特尔的 10nm 工艺正处于爬产阶段，它和代工厂的 7nm+工艺类似。英特尔的 10nm 工艺使用了代工厂没有使用的一些尺寸增强技术，对于一些随机逻辑单元来说可能密度更高，但代工厂的 SRAM 单元尺寸更小，所以哪种工艺密度更高取决于具体设计。
英特尔公司光刻总监 Janice Golda 在最近接受采访时表示，英特尔还没有决定是否推出一个 EUV 节点，但是在准备就绪时会推出。
英特尔对工艺的进展介绍引申出一个因问题，7nm 何时爬产？英特尔曾经表示是 2020 年，但可能会跳票。
英特尔正在计划推出 10nm+和 10nm++工艺，当被问及英特尔是否可能为其中一个工艺引入 EUV 时，Janice 表示可以。据我估计，英特尔会在 2019 年推出的 10nm+工艺上采用 EUV。
5nm 逻辑工艺（5）
在 5nm 中会更广泛地在 11 层或 12 层中使用 EUV，EUV 用于触点、过孔以及关键金属层，也可能用于鳍片切割。
鳍片和栅极目前分别采用 SAQP 和 SADP 工艺生产。由于 SADP 和 SAQP 能够产生晶体管成型所需的平滑线条和空间，因此我预计，即使引入了 EUV，SADP 和 SAQP 工艺也能继续使用。然而，在产生 5nm 的鳍片时，需要使用 4 或 5 个基于 SAQP 工艺的切割掩模，这道工艺可以用单个 EUV 切割掩模来替代。
最小金属间距将是将是 26nm，这是 1D EUV 的间距阈值。
三星的路线图是在 2019 年推出 6 纳米和 5 纳米，而台积电也宣布将在 2019 年推出 5 纳米。格罗方德还没有宣布 5nm 的推出日期，据我预计会是 2020 年。
为了实现 5nm 逻辑工艺，需要以下条件：
和 7c/7+工艺相同的条件；
保护膜的传输效率> 90%或更好；
光化检查技术是必须的；
更好的光刻胶。一位光刻技术专家曾经说过，5nm 的缺陷率太高了，光刻胶的剂量可能会在 70mJ/cm2 左右。除非使用更好的光刻胶，否则剂量会随着间距的缩小而增加，为了实现合适的吞吐能力，我们需要把剂量控制在 50mJ/cm2 以下。鉴于 6nm/5nm 的推出时间预计为 2019 年底，因此留给光刻胶的改善时间只有 12 到 18 个月。
EUV 吞吐能力
了解保护膜的吞吐能力和光刻胶剂量如何影响 EUV 的吞吐能力是非常重要的。ASML 有许多可调整项可用于优化 EUV 工具，但是我无法得知它的吞吐能力模型，所以下面给出的只是对吞吐量的简单近似。此处所示的吞吐能力不是绝对值，只是表示相对的影响。
首先要了解的第一件事是光通过曝光工具的路径。EUV 光穿过保护膜（如果使用保护膜的话）后，从光罩上反弹，然后再次穿过保护膜（如果使用保护膜的话）。还有一种可选的类似于保护膜的薄膜，可以实现更高的传输效率。图 1 显示了光在曝光工具中的传输路径。
图 1 光在曝光工具中的传输路径
目前，保护膜的透光率为 83%，通过两次后，只有 69%的光线到达晶圆上，如果再使用薄膜的话，透射率就降到了 60%。如果将保护膜的透光率提高到 90%，那么只有 81%的光线到达镜片上，如果晶圆同时带有保护膜和薄膜的话，透射率便会降至 77%。
图 2 显示了吞吐能力和剂量以及透射率的关系。
图 2 EUV 系统吞吐量
图 2 中的虚线表示在 250 瓦的光源下，采用 96 个步骤，不使用保护膜，剂量为 20mJ/cm2，吞吐能力能够达到 ASML 之前宣布的 125wph。在 ISS 会议上，ASML 谈到了以更低的功率、更长的正常运行时间得到 125wph 吞吐能力的方法。如果需要更多的工艺步骤的话，吞吐能力便会下降，逻辑器件的平均工艺步骤为 110 个左右。逻辑芯片不会填充整个光罩区域。图 2 显示了剂量对吞吐能力的巨大影响。ASML 可以通过一些方式将这个曲线平坦化，降低剂量的影响，但是剂量仍然是影响吞吐能力的一个关键因素。
剂量和吞吐能力
从图 2 可以看出，剂量增加会降低吞吐能力。基于我和多位使用 EUV 工具的光刻工程师的讨论，目前的 7nm 工艺预计会使用 30mJ/cm2 的剂量。到 5nm 时，除非光刻胶技术出现明显的提升，否则它的剂量会大幅上升到 70mJ/cm2。为了保证合理的吞吐能力，需要把 5nm 的剂量降低到 50mJ/cm2 以下，为了实现 6nm/5nm 的量产计划，还有 12 到 18 个月的时间解决光刻胶问题。
晶圆产量预测
在预期中的 7、7c、7+（和英特尔的 10+）工艺爬产之后，我开发了一个图 3 所示的晶圆产量预测（以千片晶圆 / 年为单位）。
图 3 晶圆产能预测
这个表给出的只是逻辑器件的预测，在逻辑器件之后，预计 DRAM 将会在 2020 年和 2021 年用上 EUV 光刻技术。图标中包含了全球用于逻辑器件的 300mm 晶圆产能，以及 EUV 的占比。2019、2020 以及 2021 年 EUV 的占比分别为 2.75%、5.40%和 8.52%。图中逻辑器件晶圆产能数据来自于 IC Knowleddge-300mm Watch 数据库 -2017- 第六版。
图中还给出了 EUV 层数数据。我将各个工艺需要的 EUV 层数和当年上线的 EUV 工具进行了对比，经过对吞吐能力的保守预测之后，我发现它们将消耗掉大部分可用产能，只有一少部分能够用在 DRAM 的生产上。我将这些层数预测值拿给 ASML 看，和 ASML 的预期基本一致。
掩膜
图 4 显示了 7nm、7c、7+和 5nm 预计的掩膜数量和计算得出的周期时间。从这张图可以看出，采用光学光刻技术的 5nm 晶圆的生产周期时间大约需要 6 个月，而使用 EUV 光刻技术的话，周期时间不到 4 个月。
图 4 不同工艺节点的掩膜数量和周期时间
成本
在图 5 中，我比较了 7c 和 7nm 工艺的晶圆成本、资本支出、洁净室面积和周期时间的预测值。目前 7nm 的 EUV 掩模成本大约是 ArFi 掩模成本的 6 倍，虽然成本会随着产量的增加而下降，但是我认为它的下降幅度有限。7nm 需要 83 个光学掩模，而 7c 工艺则需要 68 个光学掩模和 5 个 EUV 掩模。假设使用 250 瓦的光源，正常运行时间为 90%，不使用保护膜，光刻胶剂量选择为 30mJ/cm2。吞吐量按图 2 数据，计算方法选择 IC Knowledge – 战略成本模型 – 2017 – 第五版，计算结果如图 5 所示。
图 5 7nm 工艺相关 EUV 成本和性能
通过图 5 可以看出，两种工艺的成本差不多，但是 7c 工艺的洁净室尺寸更低，周期时间更多。当然，EPE 和电气分布参数也会更好，但是图中没有显示出来。
光罩成本分摊
目前 EUV 的光罩版成本大约是 ArFi 的 6 倍。ASML 的 Mike Lercel 与 Photronics 一起研究得出的结论是，一旦 EUV 上量，成熟的 EUV 光罩成本会降低到 ArFi 的 2 倍到 3 倍，这种对比对我来说似乎是合理的。
在图 6 中，分别假设 EUV 光罩成本是 ArFi 的 6 倍、4 倍和 2 倍，我比较了 5nm 工艺下一个完整光罩套件的分摊成本。当是 4 倍时，两种光罩套件的分摊成本差不多，因为大部分被 EUV 取代的多重图案工艺使用的就是 4 个 AiFi 掩模。当小于 4 倍时，EUV 光罩成本比光学光罩成本更便宜。
图 6 完整光罩套件的分摊成本
另一个关键的问题是，对于 5nm 的光学或 EUV 光罩套件，都必须在光罩套件上生产大量的晶圆，以摊薄光罩成本。这个问题实际上牵涉到整个行业的发展，即设计成本和光罩套件的成本如此之高，以至于所生产产品的数量必须足够大，才能够经济地使用这些工艺。
逻辑工艺步骤
为了衡量 EUV 对设备行业的影响，图 7 绘制了 7nm、7c、7+和 5nm 工艺下 ALD/CVD 沉积、干法蚀刻以及曝光工艺的步骤。由于使用了 EUV，从 7nm 到 7c 再到 7+，ALD/CVD 沉积的步骤数量是下降的，但是到了 5nm 节点，由于工艺复杂性的增加，ALD/CVD 沉积步骤数又开始回升。干法蚀刻步骤的变化情况也大抵如此。
图 7 不同工艺节点下 ALD/CVD 沉积、干法蚀刻以及曝光工艺的步骤
如前文所述，即使到了 2021 年，EUV 占整个逻辑晶圆的比例也没有超过 10%，而且沉积和蚀刻的步骤数从 7nm 到 5nm 的下降也不多，所以 EUV 不会对设备行业带来多大的影响。需要指出的是，由于 3D NAND 的产量正在迅速攀升，这种器件的生产使用了相当多的沉积和蚀刻工具，所以 3D NAND 会被设备行业带来比较明显的影响。
逻辑材料支出
与工艺步骤数和 EUV 对设备的影响类似，图 8 显示了新工艺对材料支出的影响，除了某些特殊的材料，整体而言影响并不太大。
图 8 新工艺对材料支出的影响
结论
1、只要达到合理的正常运行时间，EUV 在 7nm 逻辑工艺中的触点和过孔上就能得到大规模应用，如果需要使用保护膜，合适的保护膜方案会及时出现。
2、在 7+工艺中的金属层上使用 EUV 光刻技术时需要使用保护膜，届时保护膜方案可能会及时出现。
3、5nm 对光刻胶提出了严峻的挑战，同时也需要更好的保护膜透射率以及光化检查手段。
4、EUV 最初主要应用在逻辑器件上，普及相对比较缓慢，所以对材料和设备的影响都很小，而且这种影响很可能会被其它产品抵消掉。
更多有关 EUV 的资讯，欢迎访问 与非网 EUV 专区
与非网编译内容，未经许可，不得转载！
