606
作为中国芯片设计行业的年度会议，ICCAD（中国集成电路设计业年会）已经成为芯片从业者一年一度欢聚一堂的节日。纵然市场状况复杂艰难，但上海集成电路2024年度产业发展论坛暨第三十届集成电路设计业展览会（ICCAD-Expo 2024）上还是人头攒动，大家听报告、会朋友、谈合作，在市场寒冬里更要多交流、多沟通、多尝试，闭门造车是不可能走出困境的。
在本届大会上，中国半导体行业协会集成电路设计分会理事长魏少军教授作了题为《中国芯片设计业要自强不息》的主旨报告，给出了中国半导体行业协会汇总的2024年芯片设计业发展状况汇总：
2024年，中国IC设计全行业销售预计为6460.4亿元人民币，增长11.9%，十几年来将第一次低于全球半导体销售额增速（预计为19%）。有731家设计企业的销售额超过1亿元，相比2023年的625家增加了106家，其中长三角数量占比最高。
人员规模上，2024年超过1000人的设计公司减少2家，规模500-1000人的设计公司减少14家，人员规模100-500人减少105家。
当前芯片设计业仍然存在产业集中度不高、产品处于市场中低端、企业运行成本高和恶性内卷等问题。针对当前市场环境和存在问题，魏少军对芯片设计业发展提出了如下建议：产品是芯片设计公司安身立命的根本；技术是芯片设计公司赖以生存的基础；创新是在新时期竞争取胜的不二法宝；大力发展不依赖先进工艺的芯片设计技术；摈弃“路径依赖”，打造中国自己的产品技术体系。
先进工艺继续多样化发展，成熟工艺产能恐严重过剩
在演讲中，台积电（中国）有限公司总经理罗镇球介绍了台积电先进工艺和先进封装的发展情况。
他表示，在先进工艺中，设计工艺协同优化（DTCO）对集成规模的贡献越来越大，7纳米时代贡献度约为25%，而3纳米节点时，DTCO对集成度提供的贡献已经超过50%。
DTCO的下一步就是STCO（系统级优化），在半导体工艺对芯片的集成度已经达到极高水平的背景下，整机系统优化还存在较大的进步空间。
他认为，先进制造加上先进封装再加上系统级优化，工程上实现单芯片集成1000亿晶体管，单封装集成1万亿晶体管即将实现。
光电合封是近年来台积电重点研发的工艺之一。2024年台积电对外宣布，计划在 2025 年将紧凑型通用光子引擎（COUPE）技术用于小尺寸可插拔光收发器中，然后在2026年将其集成到CoWoS封装中，成为光电共封装器件 （CPO），将光连接直接带入封装，促进人工智能和数据中心应用的高速数据传输。COUPE利用台积电的SoIC-X芯片堆叠技术，将电子芯片堆叠在光电子芯片之上，与传统堆叠方法相比，芯片与芯片接口阻抗低，能效更高。
在接受采访时，罗镇球表示，光电合封最难的还是如何将光纤里面的光导入至芯片上固定的点上，因为合封时中间有透气性，需要把传输距离缩短，目前在技术上还存在一些挑战，台积电和客户正在积极攻克过程中。
台积电在先进工艺上一枝独秀，在成熟工艺上也有极大的产能。罗镇球表示，从全球来看，半导体成熟工艺订单都不如预期，虽然成熟工艺的市场需求也在增长，但供给侧（即晶圆制造产能）的增加远大于需求面的增加。他说：“在成熟工艺部分，台积电与客户紧密合作提供定制化解决方案，做特殊工艺，多种策略组合以提升竞争力，为客户提供长期价值。”
IP与EDA工具的定制化发展
在供过于求的市场中，内卷似乎不可避免，定制化成为降低竞争烈度的重要策略，受到了很多厂商的重视。除了台积电在成熟工艺上做定制化与特殊工艺，IP与EDA工具也有定制化需求。
锐成芯微CEO沈莉就表示，物理IP的一个显著特点便是与制造工艺的紧密相随，形成了IP开发的两个驱动力，一个是配合晶圆厂工艺演进，根据晶圆厂工艺发展的长期规划，对新工艺IP提前验证，这需要IP公司和晶圆厂有深度的合作基础。
另一个是客户驱动，例如为客户定制开发IP。沈莉认为，要为客户应用提供定制化IP，就需要提前与客户应用需求布局相关技术，她说：“不管是大模型还是边缘计算应用，都需要创新和完备的IP支持，比如边缘计算需要功耗更低、性能更强、传输更远的芯片来支持，这类需求对IP企业的创新推动作用非常强。”
芯易荟从基于RISC-V定制处理器工具起家，目前专注于端侧AI芯片的工具化IP。芯易荟研发副总裁石贤帅表示，通过自主研发的专用处理器设计验证自动化前瞻技术，芯易荟的工具能对丰富的应用场景做出快速评估，并设计出定制加速指令，自动生成DSA处理器的软硬件配套工具链。他说：“芯易荟的目标就是为日益增长的芯片设计需求和算法模块之间提供新型设计方法和定制化产品组合。”
芯易荟在2023年发布EDA工具FARMStudio，据芯易荟介绍，这是个能够自动生成NPU、DSP等DSA处理器的工具，用户输入基础核和超级指令（SIMD/VLIW自定义指令）、选择预置模板以后，就能一键生成DSA软硬件和工具链。
2024年，芯易荟又陆续发布了面向多核异构多核SoC设计的平台工具DSSStudio，以及面向AI芯片目标设计用户的工具AIStudio。AIStudio包含有NPU设计软件包、NPU生成工具、AI编译器（部署工具）、基础IP库（如TPU、 GMV、VPU、DMA、指令NoC、数据NoC等）、基础IP扩展工具的平台，设计NPU的用户可以借助芯易荟工具，快速打造面向应用深度优化的高效NPU。
AI与EDA的结合
AI可以说是2024年半导体市场的第一推动力。其对EDA领域的影响也在持续加深，据西门子EDA全球副总裁兼中国区总经理凌琳介绍，当前EDA运用AI技术主要有两个方向。
第一是用AI算法来处理数据。凌琳表示，芯片开发中产生大量需要处理的数据，用机器学习的方法可以大幅优化处理速度，尤其是在算力有限的情况下。他说：“以前做High Sigma的回归分析要跑两天，甚至一个礼拜，但用新的AI引擎只要几分钟就可以了，这是我觉得一个主要的方向。”
第二是用AI来对EDA工具进行并行计算加速，并降低对工程师的能力要求。凌琳说：“如何增加工具效率，降低使用难度，是EDA厂商每天都在研究的事情，如果只能用非常精深的科学家级的设计师来设计芯片的话，那芯片公司成本太高了，因为人才太贵了。我们的工具，一方面要把东西做得快，另外要做得简单、简化，这是我们运用AI的另外一个主要方向。”
另外，AI技术在人机对话上有越来越多的优势，因而与EDA结合时也可以发挥其在这方面的能力，例如更易用的版本更新与技术问答。
凌琳认为，当前EDA中的AI技术，虽然没有到一键生成芯片的地步，但在朝这个方向努力发展。
AI芯片限制政策影响可控
近年来，地缘政治对产业的影响日益加剧，面对越来越严格的限制政策，企业也很无奈。罗镇球表示，在合规范围内，台积电将一如既往地支持国内的芯片设计企业，他说：“整个半导体产业在推动整个人类生活的前进，尤其在消费类和电动汽车等方方面面，台积电跟很多的中国企业持续合作，我们非常知道怎样为新的初创或者已经成熟的设计公司提供一个非常完整的工艺配套方案，所以这个也是我们一直专长的，我们也会一直在中国努力下去。”
据探索科技（ID:techsugar）的了解，业内外媒体对美方最新限制政策的解读存在颇多误区，往往夸大了美方限制政策的影响力。细读美方限制政策可以看出，其限制的主要方向为云端AI训练芯片，并非大算力芯片就一定会被禁止。当然，美方的限制政策加码，还是给中国AI算力芯片发展增加了极大的障碍。
长期看，现在的困难都只是插曲
除了以上嘉宾，速石科技首席技术官张大成、巨霖科技创始人兼董事长孙家鑫、奎芯科技联合创始人唐睿、芯启源集团副总裁兼董事会秘书廖鼎鑫、摩尔精英CEO张竞扬、荣芯半导体市场营销副总裁沈亮、合见工软副总裁吴晓忠、芯行纪销售副总裁孙晓辉、国微芯首席产品科学家顾征宙、思尔芯副总裁陈英仁、芯华章首席市场战略官谢仲辉、芯来科技创始人胡振波、英诺达创始人和CEO王琦、芯耀辉副总裁何瑞灵、芯和半导体创始人和总裁代文亮、鸿芯微纳首席技术官与联合创始人王宇成等都接受了探索科技（ID:techsugar）的采访，具体内容读者可以参考我们同行的报道。
在对未来展望中，多位嘉宾都表示了长期乐观的心态。沈莉就表示，虽然她对于2025年持观望态度，但是大家也不需要过于悲观，长期来看，中国半导体市场发展空间广阔，机会很多。她说：“行业趋于理性，我对行业发展充满信心，也希望把信心传递给整个业界。”
凌琳也表示，本土芯片从业者面对剧烈变化的格局，第一要以变化应对变化；第二是长期坚守，长期学习；第三是守正创新，这是我们的命脉。
罗镇球则认为中国本土的技术、人才和资金都已经积累到了相当的规模，未来一定美好。他说：“中国现在万事俱备，这么多聪明的人，这么多资金，这么大的市场，就是差一个时间。这个行业可以有创意，可以有努力，可是大家不要想弯道超车，没有捷径可寻，只能孜孜不倦，踏踏实实地往前走。”
