先进封装技术解读 | 英特尔

集成电路产业通常被分为芯片设计、芯片制造、封装测试三大领域。其中，芯片制造是集成电路产业门槛最高的行业，目前在高端芯片的制造上只剩下台积电（TSMC）、英特尔（Intel）和三星（SAMSUNG）了。

随着先进封装技术的发展，芯片制造和封装测试逐渐融合，我们惊奇地发现，在先进封装领域的高端玩家，竟然也是台积电、英特尔和三星，而传统的封测厂商，已经被他们远远地抛在身后。

那么，这三家的先进封装到底有什么独到之处呢？他们为何能超越传统封测厂商，引领先进封装，我们通过三期文章来解读三家的先进封装技术。

今天，我们详细解读英特尔的先进封装技术。

在芯片发展史上，英特尔无疑是一家了不起的公司，英特尔的创立和发展记录着芯片发展的历史，英特尔的每一步都堪称芯片技术史上的重要节点。

1947年，晶体管发明，这无疑是人类历史上最伟大的发明。

信息承载量是文明先进程度的重要标志，一个文明其信息的承载量越大，文明程度就越高。

记录和传递信息的基本单位称为功能单元，晶体管是目前唯一可以不断缩小而功能保持不变的功能单元，是信息的载体，也是文明先进程度的重要标志。

1958年，集成电路发明，晶体管的微缩之路正式踏上征程。

1965年，摩尔定律提出，指明了晶体管的尺寸微缩和数量增长是以指数方式进行。

1968年，英特尔由诺伊斯和摩尔联合创立，迄今已有56年。

今天，人们常说摩尔定律已经终结，难道摩尔亲手创立的公司也要因此而终结了吗？或者，英特尔辉煌时代的结束也预示着摩尔定律的最终结束？

在前面的文章中，我曾写到：摩尔定律所预示的单位空间内的晶体管数量的增加并未结束，只是不再以指数方式增长。在系统空间内，功能单元的数量会持续增加，并且会一直持续下去，即系统空间内的功能密度会持续增加，谓之功能密度定律。

后摩尔定律时代，功能密度持续增加的原动力正是来源于先进封装技术。

在先进封装领域，Intel依然是技术的领导者，创造性地推出了EMIB，Foveros，Co-EMIB，ODI等先进封装和互联技术，继续驱动着技术不断向前。

英特尔的先进封装技术主要分为两大类：EMIB和Foveros，此基础上又扩展出Co-EMIB，Foveros Direct, ODI等。可参考下图。

1、EMIB

EMIB, Embedded Multi-Die Interconnect Bridge，嵌入式多芯片互联桥，是一种聪明且灵活的先进封装技术，在需要高密度互连的芯片部位通过将硅片嵌入基板，形成高密度互连桥。其他区域则通过基板进行互连。

如下所示为EMIB的示意图和剖面图，可以看出，在密度高的互连区域，芯片上采用了小而密的凸点，采用EMIB互连，其它区域使用常规凸点，采用基板互连。

例如，常规凸点的间距100um，在EMIB区域则变为55-36um，支持更高密度的互连。

我之所以称EMIB为一种聪明且灵活的先进封装技术，就是在需要高密度互连的地方，才会嵌入EMIB。在同一个封装内，甚至在同一个芯片的不同区域，EMIB互连和常规互连共存，做到了资源共享，中国有句古话，把钢用在刀刃上，就是对EMIB技术的很好阐述。

EMIB刚推出的时候，被业界嘲笑为“胶水”，认为其将小芯片粘结在了一起。现在却的得到了越来越多的认可，业界也认识到了EMIB的独特价值，台积电的CoWoS-L就是取经EMIB技术。

严格来说，EMIB不属于2.5D封装技术，因为它既无中介层，也无硅通孔，但是EMIB确实比2D封装要复杂，在某种程度上达到了2.5D中介层的效果，所以英特尔将其称为2.5D封装。在我对封装类型的定义中，EMIB此类封装我称之为2D+，和InFO PoP是划归一类的。

下面我们解读一下Foveros。

从EMIB到 Foveros，芯片开始堆叠在一起，进行横向和纵向之间的互连，凸点间距进一步降低到25um。

2、Foveros

Foveros的名字有些绕口，不像EMIB一样，代表着首字母缩略词，英特尔官方也没有给出正式的解释。我对Foveros名称做以下解读，Foveros分为三部分F-over-os，其中F代表着Face-Face连接，over代表Die over Die，表明Foveros具有芯片堆叠，os代表on Substrate，表明Foveros是安装在substsrate的。合起来就是具有面对面芯片堆叠的有基板先进封装。下图所示为Foveros的典型结构图。上方芯片和下方面对面堆叠，通过Micro-Bumps连接，然后通过TSV连接到下方的Solder Bump并安装在基板上。

3、Foveros Direct

Foveros Direct是在Foveros的基础上使用铜与铜的混合键合取代Bump，把凸点间距缩小到10微米以下，从而大幅提高芯片互连密度和带宽。其核心技术就是混合键合Hybrid Bonding技术。

混合键合是一种在相互堆叠的芯片之间获得更密集互连的方法，并可实现更小的外形尺寸。下图左边的技术，被称为Bumping，凸点间距是 50 微米，每平方毫米有大约 400 个凸点。右侧为混合键合技术，可支持到小于10微米的凸点间距，并达到每平方毫米 10,000 个凸点。

Hybrid Bonding 技术可以在芯片之间实现更多的互连，并带来更低的电容，降低每个通道的功率，使得产品性能朝着更好的方向发展。

下图是传统凸点Bumping技术和Hybrid Bonding 混合键合技术加工流程的比较，混合键合技术需要新的制造、操作、清洁和测试方法。混合键合技术的优势包括：有更高的电流负载能力，可扩展的间距小于1微米，并且具有更好的热性能。

从图中我们可以看出，传统凸点Bumping技术两个芯片中间是带焊料的铜柱，将它们附着在一起进行回流焊，然后进行底部填充胶。

Hybrid Bonding 混合键合技术与传统的凸点焊接技术不同，混合键合技术没有突出的凸点，特别制造的电介质表面非常光滑，实际上还会有一个略微的凹陷。在室温将两个芯片附着在一起，再升高温度并对它们进行退火，铜这时会膨胀，并牢固地键合在一起，从而形成电气连接。

混合键合技术可以将互联间距缩小到10 微米以下，可获得更高的载流能力，更紧密的铜互联密度，并获得比底部填充胶更好的热性能。当然，混合键合技术需要新的制造、清洁和测试方法。

未来先进封装中，互联的密度会更大，界面间连接的凸点间距会缩小到10um 以下，每平方毫米的凸点数量会超过10,000个。

混合键合Hybrid Bonding技术在高密度先进封装中的普遍应用，在混合键合中，凸点已经不存在，除了金属键合在一起，硅体也会键合在一起，硅片间没有了空隙，无需填充导热胶，并具有更好的散热性能，因为硅本身就是良好的导热材料。

Hybrid Bonding已经是高端先进封装的必备技术，TSMC-SoIC就采用了Hybrid Bonding技术，混合键合对目前热度很高的3.5D先进封装也同样必不可少。

4、Co-EMIB

Co-EMIB技术通过使用 EMIB 和 Foveros 的组合来融合 2D 和 3D 的技术， EMIB负责提高水平互连的密度，Foveros负责打通垂直互连通道，通过 Co-EMIB技术可将多达几十个芯片放入一个封装中。Co-EMIB 架构基于与配套晶片和堆叠芯片复合体的高密度连接，实现了更大范围的互联，下图展示了Co-EMIB的示意图，结合了 EMIB与 Foveros技术。

英特尔已经试图通过很多策略来延续摩尔定律的，目前除了量子计算等革命等级的全新计算架构外，CO-EMIB可以说是在维持并延续现有计算架构与生态的最佳做法。英特尔认为，归根结底，我们拥有的发展机会是在每毫米立方体上提供最多的单元并获得每毫米立方体最多的功能。先进封装将继续小型化和缩小尺寸，以便我们可以获得每毫米立方体的最大功能。

5、ODI

ODI (Omni-Directional Interconnect) 全方位互连技术，这是先进封装的一个新维度。

下图左边是 Intel 的 Foveros技术，垂直堆叠芯片，使用TSV在芯片和基板之间、芯片和芯片之间通信，一直到顶部芯片。在下图的最右侧，添加了金属支柱，允许最右侧的顶部芯片直接连接到封装。

这对封装非常有帮助，因为它可以减少下部芯片TSV的数量，这些支柱为先进封装提供了直接向顶部芯片供电的能力。这是另一种优化，通过添加 ODI 技术为客户进行全方位定制。从 Intel的技术路线图中，我们可以看出，先进封装除了向更高密度方向发展，在扩展轴上，同样关注集成的灵活性，Co-EMIB和ODI就体现了这样的特点。从SoC到SiP再到Chiplet，电子集成更关注高时效、低缺陷率、高可重用性。而达成这个技术的关键角色，就是Omni-Directional Interconnect (ODI) 全向互连技术，作为连接大楼不同楼层的管道，我们可以把这个部件看成是楼梯间，可以通过楼梯间，直达不同楼层。

ODI可以有两种不同型态，除了打通不同层的电梯型态外，也有连通不同立体结构的天桥，以及每层之间的夹层，通过这个设计，让不同芯片的组合可以有极高的弹性。

通过这些全新的3D封装方式，芯片设计思维也从过去的平面拼图，变成堆积木。在芯片内就能完成的异构计算，要远比通过外部总线连接的不同计算单元更为高效，且更有利于推升算力。

EMIB、CO-EMIB、Foveros、Hybrid bonding和ODI等技术都有助于构成系统级封装的一部分，系统级封装更强调系统在封装内的实现，是先进封装的重要代表。

在《基于SiP技术的微系统》一书中，我提出了功能密度定律（Function Density Law）的概念，以单位体积内的功能单位（Function UNITs）的数量来评价电子系统的发展，将评判标准从摩尔定律的晶圆平面变成了电子系统空间，即从三维空间的角度来评判电子系统的集成度。

英特尔认为，先进封装技术的发展是在每毫米立方体上提供最多的单元并获得每毫米立方体最大的功能，和功能密度定律的定义是完全一致的。Intel提出的每毫米立方体里的功能，和我在功能密度定律里描述的单位体积内的功能单位 (Function UNITs)是同样的概念，也从侧面印证了功能密度定律。Intel致力于实现每毫米立方体里最大的功能，和功能密度定律的描述一致，所谓英雄所见略同，大致如此。

作者著作

《基于SiP技术的微系统》内容涵盖“概念和技术”、“设计和仿真”、“项目和案例”三大部分，包含30章内容，总共约110万+字，1000+张插图，约650页。