1977
提到集成电路行业，那么永远绕不过一个名词，就是摩尔定律。但摩尔定律只是经验之谈，本质是预测，并非什么物理层面的约束。
十年前，当14纳米工艺首次亮相时，整个半导体行业似乎正处于一个转折点。当时，许多专家和分析师已经开始质疑摩尔定律——这一预测芯片性能每两年翻一番的经验法则——是否还能继续有效。随着晶体管尺寸的不断缩小，人们普遍担忧物理限制将会成为难以逾越的障碍，特别是短沟道效应、漏电流和隧道效应等问题日益突出。这些挑战不仅威胁到了摩尔定律的延续，也让人们对未来芯片技术的发展前景产生了怀疑。
当时间来到2024年，等效3nm已经商用，而2nm甚至1nm都已被提上日程，未来十年，摩尔定律又将走向何处呢？一些新技术或许会给我们带来答案。
1、3D 异质集成
在2023年12月的国际电子器件会议（IEDM）上，台积电（TSMC）展示了它们的未来芯片技术的发展蓝图。着重介绍了两种主要的集成技术——3D异质集成（3D Heterogeneous Integration）和单片集成（Monolithic Integration），两者都是推进超大规模新片的主要技术路线。
定义：异质3D集成技术是指通过垂直堆叠并互连具有不同功能的芯粒（Chiplets），实现高性能且高密度的芯片封装与互连技术。
优势：
工艺灵活性：能够结合不同工艺节点的芯粒，从而实现最佳的性能和成本效益。
模块化设计：便于更新或替换特定功能的芯粒，提高系统的可升级性和可维护性。
传统的二维平面集成电路是将所有的电路元件和互连层放置在同一个平面上。相比之下，3D集成技术则是将不同的芯粒（Chiplets）垂直堆叠在一起。这样可以在芯片封装的有限的空间内增加更多的立体层次，从而显著提高单位体积内的晶体管密度。
而传统的单片集成技术（Monolithic Integration）也就是前面提到二维平面的封装，指的是在一个单一的硅基底上采用统一的制造工艺来集成各种不同功能的电路元件，形成一个高度复杂的单一大规模芯片。
优势：
高速信号传输：由于电路元件紧密集成在同一基底上，减少了信号传输路径，提高了速度。
简化设计：消除了芯片间互连瓶颈，简化了整体系统的设计和验证过程。
3D Hetero Integration依赖先进的封装技术，而Monolithic Integratio则依赖工艺制程的进步。
借助3D Hetero Integration，台积电预计到2030年左右能够实现集成超过1万亿个晶体管的芯片解决方案，实现等效的1nm工艺。
2、晶体管本身技术的演进
这张英特尔的工艺路线演进图标出了从90nm到1.8nm每一次工艺进步的主要技术革新点。
我们可以看到，22nm的主要技术创新是FinFET，Intel 4(7nm)则是采用了EUV光刻，而2nm则是Ribbon FET和PowerVia.
RibbonFET 晶体管结构是GAA的一种，是将 PMOS 和 NMOS 两极垂直堆叠的晶体管结构，这种结构使晶体管面积缩小了一半。
21年的 IEDM 会议上，IBM 和三星共同宣布了一种新的垂直晶体管架构 VTFET（垂直传输场效应晶体管）。
VTFET技术工艺通过放宽晶体管门长度、间隔厚度和触点尺寸的物理限制来解决缩放障碍，并在性能和能耗方面对这些功能进行优化。这样的布局将让电流在晶体管堆叠中上下流动，而在目前大多数芯片上使用的设计中，电流是水平流动的。
由于 FinFET 晶体管性能受到严重的缩放限制，VTFET 则保持了良好的静电和寄生参数，在同等功率下 VTFET 晶体管提供了缩放 FinFET 晶体管 2 倍的性能，而在等效频率下，VTFET 可以节省 85% 的能耗。
IBM 宣称，这种新的晶体管结构能够使半导体器件持续微缩、提升手机使用时间、降低加密采矿等能源密集型流程功耗，以及使物联网和边缘设备能够在更多样的环境中运行等。
时间再往前追溯，2017 年，IMEC 首次公开提出 Forksheet 器件结构用来微缩 SRAM，2019 年 IMEC 又将这一器件结构用在逻辑芯片标准单元中。仿真结果显示，Forksheet 已比传统纳米片有 10% 的速度增益。
下面是东京电子发布的逻辑芯片路线图来看，Forksheet 器件结构将用于 1.4nm 节点上，其芯片密度将是 2nm 的 1.65 倍。
晶体管从平面设计走向垂直立体设计的设计由来已久，并从现在通用的FinFET技术中获得了一定的灵感。当平面空间已经更难让晶体管进行堆叠时，向上堆叠则是未来的主流进化方向。（只考虑三维空间）
3、新材料
新材料对于维持制程演进至关重要，这是因为随着晶体管尺寸的不断缩小，传统的材料和技术面临着越来越多的物理限制和技术挑战。随着晶体管尺寸的减小，传统的硅基材料开始展现出一些物理上的局限性，例如隧道效应、短沟道效应、漏电流等问题变得越来越严重。
新材料有很多方向，如：
高k材料：高k材料用于栅极绝缘层，可以减少电容耦合，提高晶体管的性能。
金属栅极：金属栅极取代了传统的多晶硅栅极，以减少栅极电阻，提高驱动电流。
新型沟道材料：除了硅之外，还可以使用锗、硅锗合金或III-V族化合物半导体作为沟道材料，以提高载流子迁移率。
相比硅基材料，二维半导体材料天生具有实现先进制程的潜力。目前，较有代表性的二维半导体材料是过渡金属二硫化物（TMDs）、如二硫化钨（WuS2）、二硫化钼（MoS2）等。，它们具有优异的电子性质，可用于制作超薄的导电沟道和栅极结构。
下面就是英特尔使用二维半导体材料缩小晶体管结构的例子。
随着摩尔定律逐渐逼近其物理极限，新材料的开发和应用成为了延续半导体技术发展的重要驱动力之一，如果不知道哪些新材料可用，那么可以翻开元素周期表，开找！
下载ECAD模型
