加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
    • 扇入型晶圆级封装(FIWLP)
    • 扇出型晶圆级封装(FOWLP)
  • 推荐器件
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

科普进阶 | 扇入型和扇出型晶圆级封装有什么不同?

07/22 17:30
3014
阅读需 5 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

晶圆封装是一种先进的半导体封装技术,被广泛应用在存储器传感器电源管理等对尺寸和成本要求较高的领域中。在这些领域中,这种技术能够满足现代对电子设备的小型化、多功能、低成本需求,为半导体制造商提供了创新的解决方案,更好地应对市场的需求和挑战。

晶圆级封装技术有两种不同的封装方式,一种是扇入型封装,一种是扇出型封装。下面我们就来深入探讨一下这两种不同封装方式的特点和对应的封装工艺。

扇入型晶圆级封装(FIWLP)

小尺寸芯片的互联

直接在晶圆上进行大部分或全部的封装、测试程序,然后再进行安装焊球并切割,从而产出一颗颗的IC成品单元。该种方式适用于I/O数量相对较少的芯片,因为其空间受限于芯片尺寸,相对来说减少了工艺成本。

工艺流程

▪ 从晶圆代工厂(Foundry)生产完成的晶圆(Wafer)经过测试后进入生产线

▪ 为了将晶圆上的接口(I/O)引出至方便焊接的位置,在晶圆上通过金属布线工艺制作再布线层(RDL)

▪ 为使芯片成品更轻薄,对晶圆进行减薄加工

▪ 之后在再布线层(RDL)所连接的金属焊盘上进行植球,方便后续芯片在印刷电路板PCB)上的焊接,最后将晶圆进行切割,以得到独立的芯片

▪ 芯片产品通过最终测试后,即可出厂成为芯片成品

扇出型晶圆级封装(FOWLP)

高性能芯片的扩展

扇出型晶圆级封装技术无需使用中介层或硅通孔(TSV),即可实现外形尺寸更小芯片的封装异构集成。在扇出型晶圆级封装技术的加持下,具有成千上万I/O点的半导体器件可通过两到五微米间隔线实现无缝连接,从而使互连密度最大化。

工艺流程

▪ 从晶圆代工厂(Foundry)生产完成的晶圆(Wafer)经过测试后进入生产线类似传统封装,扇出型封装第一步也需要将来料晶圆切割成为裸晶。

▪ 扇出型封装的主要特点是将切割后的裸晶组合成为重构晶圆,与来料晶圆相比,重构晶圆上裸晶之间的距离相对更大,因此方便构造单位面积更大,输入输出(I/O)更多的芯片成品。

▪ 塑封、去除载片:完成重构晶圆的贴片后,对重构晶圆进行塑封以固定和保护裸晶。然后将重构晶圆载片移除,从而将裸晶对外的输入输出接口(I/O)露出。

▪ 制作再布线层:为了将裸晶上的接口(I/O)引出至方便焊接的位置,在晶圆上通过金属布线工艺制作再布线层(RDL)。

▪ 晶圆减薄:为使芯片成品更轻薄,对晶圆进行减薄加工。

▪ 植球:在再布线层(RDL)所连接的金属焊盘上进行植球,方便后续芯片在印刷电路板(PCB)上的焊接。

▪ 晶圆切割、芯片成品:最后将重构晶圆进行切割,以得到独立的芯片。

随着技术的发展,这两种晶圆级封装方式也在不断创新和优化,以满足日益增长的性能和市场需求。长电科技在提供全方位的晶圆级技术解决方案平台方面处于行业领先地位,提供的解决方案包括扇入型晶圆级封装(FIWLP)、扇出型晶圆级封装(FOWLP)、集成无源器件(IPD)、硅通孔(TSV)、包封芯片封装(ECP)、射频识别(RFID)。

推荐器件

更多器件
器件型号 数量 器件厂商 器件描述 数据手册 ECAD模型 风险等级 参考价格 更多信息
1N4148W 1 Bytesonic Corporation Rectifier Diode
$0.05 查看
4608H-701-101/101 1 Bourns Inc RC Network, Bussed, 100ohm, 50V, 0.0001uF, Through Hole Mount, 8 Pins, SIP
暂无数据 查看
CRCW04021M00FKEDHP 1 Vishay Intertechnologies Fixed Resistor, Metal Glaze/thick Film, 0.2W, 1000000ohm, 50V, 1% +/-Tol, 100ppm/Cel, Surface Mount, 0402, CHIP, HALOGEN FREE AND ROHS COMPLIANT

ECAD模型

下载ECAD模型
$0.13 查看

相关推荐

电子产业图谱