2452
半导体行业的领军企业正努力争取进入所谓的“埃时代”（Angstrom era）。在所谓的3nm工艺节点附近的节点上，以“埃”而不是以“纳米”来命名技术节点成为了一种时尚，因此不是1.5nm，而是15埃。正是在这一点上，对晶圆上更精细图案的要求超出了当今EUV光刻系统和程序的能力。
如今，只要小心谨慎，就能在硅片表面打印出线条间距约为13nm的图案，这对于当今所谓的5nm工艺来说已经足够精细。这些图案被投射到一层辐射敏感材料光阻层上。然后对图案进行显影，并通过相当复杂的蚀刻和清洗过程将图案转移到光刻胶下面的临时材料层上。这些材料层反过来又形成了一道坚硬的屏障，通过这道屏障可以蚀刻掉材料，或将材料添加到晶圆表面，从而形成构成集成电路的晶体管和导线。
对于3nm一代，最关键的层（例如与晶体管进行电气连接的层或构成金属互连的第一层）将需要略微细于13nm的分辨率，以便与最密集的晶体管进行连接。这已经超出了当今EUV系统的能力范围。
该行业现在正面临着一个岔路口。岔路口的一个分支由TSMC的支持，依靠双图案化来解决分辨率问题。双图案化不是试图提高光刻系统的分辨率，而是使用两个独立的掩膜来形成密集的图案，在不同的掩膜上交替放置线或点或其他东西。这样，每个掩膜产生的分辨率都不会超过13nm，但当两个掩膜相继使用时，产生的图案特征几乎可以接近两倍。
问题在于复杂性。双图案化需要两个掩膜，而不是每个关键步骤一个掩膜，而且，取决于你做得有多巧妙，这些层上的处理工序几乎是原来的两倍。而两个图案之间的对准必须近乎完美，因为这两个图案是从两个不同的掩膜上投射出来的，分别通过EUV系统的两个不同通道。
另一个分支依赖于具有更高分辨率的新一代EUV系统。现在，成品层的分辨率受到很多因素的影响。但第一个因素是EUV系统的光学分辨率。根据光学领域的经验法则，在理想系统中，分辨率与光源波长除以光学系统的数值孔径（NA）成正比。NA是一种测量值，有点像照相机中的光圈值。基本上，光路直径越大，NA就越大。
EUV系统的波长由光源固定在13.5nm。因此，要获得更精细的分辨率，就必须提高NA值。这正是ASML（唯一的EUV设备供应商）所做的，他们已将NA值从0.33提高到目前正在开发的0.55。这将把分辨率从现在的13nm提高到新的8nm。
蜿蜒曲折的道路
这一看似微小的变化（实际上是稍稍增大了构成EUV系统光路的复杂反射镜链的直径）本身就是一项重大的工程成就，因为所有元件都需要难以想象的精确表面形状和光路定位。但这一变化的影响波及整个集成电路制造过程，并带来新的挑战。
首先是掩膜。每个掩膜都是刻有图案的镜面。在光路的起始位置，X射线源会照亮一个狭窄的狭缝。安装在移动台上的掩膜穿过狭缝发出的光束，反射光沿着镜面路径反弹，在反弹的过程中缩小图像尺寸。最大的掩膜图案约为100x130mm，在晶圆上产生的视场尺寸为26x33mm，缩小了4倍。
这就是第一个挑战。ASML需要根据高NA系统的几何形状来制作变形系统，即在一个轴上将图像尺寸缩小4倍，而在另一个轴上缩小8倍。这意味着晶圆上产生的场尺寸现在是26x16.5mm，是目前生产的最大die尺寸的一半。因此，最大的die，也就是将首先迁移到3nm节点的die，将必须使用两种不同的掩模分两次进行图案化，并以某种方式将两个图像拼接在一起。如何在生产中做到这一点是一个尚未解决的问题，而且很可能至少与双图案化一样具有挑战性。
Intel认为，解决方案是采用更大的掩膜。但这反过来又会在掩膜制造和检测的另一条技术链上产生连锁反应。因此，这个问题仍然悬而未决。
保持对焦
再往下看，问题就更多了。除了更精细的分辨率外，更大的NA还带来了一个不太受欢迎的光学效应，更浅的焦深 (DoF)。在晶圆表面完全对焦的图案，在晶圆表面以上或以下20nm处会变得模糊不清，令人无法接受。
这有两个原因。其一，光刻胶层的表面并不是一个完美的数学平面。在抗蚀剂结构下面的晶圆表面上已经形成的层可能很不规则，充满了鳍状、带状或其他各种凹凸。我们会尽力使这种拓扑结构均匀，从而使光刻胶层接近完美的平面。但这不可能是完美的。较大的DoF有助于确保图案在光刻胶层的所有部分都能聚焦。较小的视场角意味着平面度更为重要。
另一个问题是，如今的光刻胶层厚度可能与高NA系统的DoF一样厚。因此，如果对焦出现微小误差，部分光刻胶就会被焦外光束曝光，导致图像失真。出于这个原因，以及防止光刻胶层塌陷的一些机械问题，用于高像素光学系统的光刻胶必须大大减薄。这就意味着需要新的材料、新的化学成分，并重新设计光刻胶叠层中涉及的几个层。
不断变化
变化也不止于此。仅举几个领域为例，我们应该看看反向光刻技术（ILT）和图案成型技术。
在3nm范围内，EUV系统的图案特征小于照明波长。因此，衍射大大改变了投射到晶圆上的图像，使线条模糊、缝隙缩小、边角变圆。ILT软件最初是在193nm沉浸式光刻系统出现问题时开发的，而在此之前的EUV系统也曾出现过这种问题。但现在，这个问题再次出现。ILT软件以理想图案为起点，将其成像在晶片上。然后，它进行反向计算，实际上是扭转光学系统的影响，以确定掩膜上应该有什么图案，从而在晶片上形成理想图案。
过去，ILT通过使用线性特征（矩形、直角线段和45度线段）来接近所需的掩膜图案。但是，对更高分辨率的要求已经开始从这些线性近似值转向在掩膜上使用曲线特征（曲线特征是ILT结果的更精确表示），这使得从软件开发人员到掩膜制造商的每个人的工作都变得更加复杂。高NA的增强分辨率将加速这一转变。
相比之下，图案整形是在光刻完成工作后进行的。在光刻和光刻胶显影之后，当图案从堆栈顶部的超薄光刻胶层转移到下面更厚、更硬的层时，它将改变晶圆上图案的形状。
Sculpta图案成型技术的开发商Applied Materials解释说，该技术可用于任何光刻工艺，以增强临界间距、控制形状和改善线边粗糙度，后者是先进光刻工艺的一个老大难问题。该公司表示，在某些情况下，根据所形成的图案，Sculpta甚至可以消除双重图案化的需要。从这个意义上说，它不仅是对光刻工具的补充，而且可能推迟转向双图案化或高NA的需要。
例如，图案整形可以将光刻胶中的点转化为下层中的细长椭圆形，从而显著减少特征之间的端到端距离。它不能使一个区域内的特征数量增加一倍，但可以使它们的形状不同、尺寸更大、距离更近，这对触点和通孔来说是件好事。虽然高NA EUV不需要这种技术，但在这些关键层的图案化过程中，图案整形很可能会与之结合使用。
下注
我们看到，在EUV技术中，提高光路NA是一项重大举措。这可以提高分辨率，至少在一段时间内无需在关键层上进行双重图案化。一些分析师认为这是未来的发展方向，而ASML、IMEC和Intel等实力雄厚的机构似乎也同意这一观点。但是，高NA带来了一连串的复杂问题。其他一些行业玩家（尤其是TSMC）认为，在未来的几代产品中，双图案化将更安全、更便宜。
具有讽刺意味的是，这恰恰与Intel和TSMC最初引入EUV时的立场相反。当时，Intel认为严格的设计规则和双图案化的广泛使用将延长193nm光刻机的寿命。TSMC则承诺广泛使用EUV。这些赌注导致Intel在制程技术上严重落后，至今仍在努力追赶。现在，随着赌注的反转，我们又要掷骰子了，赢家或许会再次获得巨大的技术优势。
下载ECAD模型
