9.4万
FD-SOI（fully depleted silicon-on-insulator）解决了芯片制造商的漏电问题，但该技术落后于更传统的FinFET工艺。现在，欧盟正寄希望于FD-SOI的新发展，将其作为通向先进的下一代IC的门票。
作为重建欧盟成为先进IC来源更大努力的一部分，前不久，CEA-Leti、GlobalFoundries、Soitec和STMicroelectronics宣布了一项联合计划，将在四年内开始生产新的10nm FD-SOI工艺。该工艺将针对超低功耗应用、超高射频应用（如支持5G移动网络的应用），以及将受益于将低功耗或射频电路集成到先进数字SoC上的应用。
那么，FD-SOI到底是什么，为什么欧洲现在觉得它很重要呢？为什么这个公告会引起业界的怀疑，以及这种工艺将面临怎样的竞争环境？这些问题肯定是欧盟工业规划者们所关心的，也应该是可能最终使用这种工艺芯片的系统架构师们所关心的。
缩写术语中的历史
FD-SOI是fully depleted silicon-on-insulator的缩写，扩展后的名称可能也不能完全解释其完整的含义。让我们从SOI开始，这里面有个故事。
IC工程的一个持续挑战是晶体管位于硅晶圆的顶层，电流会从晶体管的通道漏出，进入底层晶圆基底。如果不加以控制，这种泄漏将导致电路运行缓慢，并严重增加功耗。工艺工程师们已经解决了这个问题，他们在每个晶体管下面建立了一个杂质掺杂硅的pocket，称为well，其设计目的是阻止大部分泄漏电流。直到2010年代初，这种well隔离技术已经足以解决漏电问题。
但解决这个问题还有第二种方法。1995年，IBM的一个团队采用了一种方法，该方法不是在晶圆本身的表面制造晶体管，而是在绝缘氧化物层上的一层薄薄的硅片上制造晶体管，因此几乎完全将晶体管与基底绝缘，称之为SOI（silicon-on-insulator）。这种方法几乎消除了从通道到底层衬底的电流泄漏，并帮助解决了许多其他问题。IBM、AMD和其他主要芯片供应商使用SOI生产高性能CPU等大量产品。当然，随着晶体管越来越小，由于各种原因，漏电问题变得越来越严重。
两种解决方案随着晶体管体积的缩小，另一种泄漏成为一个问题。这种情况来自于栅极（晶体管上的控制终端），栅极越来越不能完全关闭通过通道的电流。这种漏电情况不仅导致更多的功耗浪费，而且还可能使晶体管永远无法完全关闭，使得逻辑1和逻辑0之间的区别很难被检测出来。
研究平面工艺的工程师和研究SOI的工程师用两种截然不同的方式来解决这个问题。包括TSMC和Intel在内的主流公司都采用了在晶圆表面物理制造晶体管的方法，实际上是将晶体管的窄边翻转，使其像鳍一样位于晶圆表面，这一方法将与隔离well接触的通道面积最小化，大大减少了泄漏和相关影响。更重要的是，它允许工程师在三面用栅极材料包围细长的鳍状通道，就像一个鞍套在非常薄的马身上，极大地提高了栅极截断通道电流的能力。大约在2013年，所谓的FinFET从学术理论进入量产。
但是面对栅极越来越无法关闭通道电流，SOI工艺工程师相信他们有一个比FinFET的机械和工艺复杂性更优雅的解决方案。由于他们的沟道是夹在栅极和底层氧化物之间的薄硅带，他们可以简单地使沟道更薄，只在栅极结构和底层氧化物之间留下一层极薄的沟道材料薄膜。在这个有限的空间里，栅极几乎可以把所有的松散电子都扫出有源沟道区域，耗尽它的电荷载子，从而使电流几乎不可能流动。换句话说，栅极可以完全耗尽通道中载子的供应：因此，称为FD-SOI（fully depleted SOI）。
一个不平等的竞争
FD-SOI在2012年左右推出时，似乎对传统平面CMOS提出了严峻的挑战。当年ST推出的28nm FD-SOI工艺在性能和功率方面的优势可与当代的22nm CMOS相媲美，似乎也满足了未来FinFET工艺的承诺。但在2013年底，TSMC开始了16nm FinFET工艺的早期生产，关闭了FD-SOI对大规模移动应用处理器、主流CPU和GPU市场的大门。
发生了什么事？在技术问题上，FD-SOI面临着一些不利因素。它的专用晶圆过去和现在都比传统的硅晶圆贵。而且因为FD-SOI晶体管与FinFET相比在电气上有很大不同，芯片设计师必须为FD-SOI使用不同的仿真模型、电路库，在某些情况下，他们宁愿使用FinFET的设计工具。这反过来又限制了FD-SOI对所有重要的芯片IP开发者的吸引力，这些开发者为SoC开发者设计存储、逻辑库和复杂的功能。
SOI在过去已经克服了这些问题，部分原因是得到了IBM的支持，IBM当时是一个主要的IDM和研发领域的领导者。但这个行业已经发生了变化。2013年，技术、制造和客户支持方面的大鳄是TSMC，而巨型IDM是Intel。两家公司的路线图都致力于FinFET。为了赢得设计上的胜利，FD-SOI不仅要展示出超越成本和风险的技术优势，还要展示出可以延伸至未来几代的路线图。FD-SOI供应商适时地提供了这样一份路线图。
但客户们不得不问，FD-SOI的领军企业（主要是GlobalFoundries和ST）能否从该工艺中获得足够的收入，以继续TSMC、Intel和Samsung在迈向2nm工艺路线图时所做的巨额投资。答案很快就来了，而且是赤裸裸的。GlobalFoundries在2015年底宣布在最初的28nm工艺基础上推出22nm工艺，但在2018年仍在进行产能爬坡。计划中的14nm制程（跳过整个制程节点）被取消。
截至2018年，TSMC已有了长达5年的FinFET生产经验，7nm制程已全面投产。赢得先进SoC和处理器业务的领先优势太大了，难以克服。FD-SOI继续生产，但在超高频射频和超低功耗组件领域确立了自己的地位，而在这些应用中，先进的FinFET出现了特殊的设计问题。
与此同时，GlobalFoundries的CEO Tom Caulfield在4月的FD-SOI公告中指出，该计划是“解决在汽车、IoT和智能移动设备中需要低功耗、网联和安全性的芯片的快速增长”。
这次有什么不同？
所有这些历史可能会让人们对新的FD-SOI公告产生审慎的怀疑，尤其是它不仅声称针对当前的应用，而且还声称针对主流的SoC和处理器。在没有20nm和14nm生产经验的情况下，开发任何10nm工艺都面临着巨大的挑战。其中最重要的是需要引入EUV光刻技术，这带来了一系列全新的技术问题和巨大的成本。更复杂的是，该工艺是在一种全新的基板上开发的，与TSMC、Intel和Samsung建立的经验完全不同。加上欧盟项目的四年时间框架，更多的问题出现了。例如，这段时间是否足够进入先进晶圆加工设备的订单队列，特别是目前积压着大量订单的EUV设备。
如果这些问题能够得到解决，那么就存在竞争问题。四年后，当GlobalFoundries和ST计划开始生产他们的10nm FD-SOI时，TSMC的路线图要求尽早生产其2nm GAA工艺，这是一种超越FinFET的进化，也是将晶体管通道与晶圆完全隔离。当一个10nm制程的挑战者面对一个2nm制程的在位者时，最可能的结果似乎是FD-SOI将努力保住它的小众应用，更不用说进入移动和数据中心市场了。
FD-SOI的支持者清楚地知道他们面临的挑战，他们信心满满地向前迈进，指出FD-SOI能够将数字功能与多种不容易扩展的技术集成在一起，如模拟、射频和功率组件。最后，投资者将决定FD-SOI的发展方向，而客户将决定是否采用。让我们拭目以待。
