疾跑的国产EDA：如何越过芯片验证关山？

没有验证EDA工具，芯片设计则寸步难行。

“你验完了没有？”“芯片还存不存在bug？”这是芯片验证团队经常直面的两个灵魂问题，这样的问题，实际上也是对EDA验证能力的拷问。

5月10日，在南京EDA公司芯华章举办的研讨会上，多位芯片资深从业者对验证EDA的痛点和破局之径进行了深入交流。中兴微电子有线系统部部长贺志强谈道，随着集成电路规模、复杂度提升，芯片的“一版成功”已是最低要求。芯片验证不仅要质量，还要在有挑战的时间窗内完成。

市场竞争加剧，正进一步压缩芯片研发周期。燧原科技资深架构师鲍敏祺对此感受深刻，以前做大芯片流片大约需要一年半，现在则可能得缩短至一年。

也就是说，芯片工程师要在更短时间内，做更多门级的验证工作。芯片规模变大后，整个验证亦从单点功能升级到整个系统级、场景级的需求。

这些挑战，正推动着验证EDA工具加速进化。

EDA（电子设计自动化）软件被誉为“芯片之母”，是整个集成电路产业链“金字塔尖”般的存在。芯片工程师正是借助EDA工具，才得以完成单芯片集成了千亿颗晶体管的复杂电路设计。

“没有好的EDA软件，我们不可能制造出好的芯片。”合肥市微电子研究院院长陈军宁说。EDA工具的使用，能极大避免芯片电路设计和布局的错误，而高成功率，便意味着更少的损失。

芯片流片费用高到惊人——低端芯片流片一次花费数十万元，先进制程更是上亿。对于一些中小企业来说，如果流片失败两三次，它们就可能面临破产。这要求芯片验证环节，必须万无一失。

但在贺志强看来，如何度量质量与效率，仍要打一个问号。其中既有主观的数据，又有客观的数据，在各种数据之间如何佐证不同的流程、不同的方法，不同的工具之间又如何关联，这是留给验证的问题，亦是给EDA厂商的问题。

EDA集体面对的挑战，也是国产EDA企业突围的机会所在。

01.国产EDA风起：起点高、包袱轻、贴近客户

国内外动荡的贸易背景，加速了国内芯片产业对国产EDA的迫切需求。尽管国际三巨头占据了主要的EDA市场，但随着技术的飞跃发展，创新产品和新兴初创公司仍不断涌现，国产EDA企业正面对一个前所未有的市场机遇。

据中国半导体行业协会（CSIA）统计，2020年中国EDA行业市场规模约93.1亿元，同比增长27.7%，其中我国本土EDA工具市场份额约为12%。

▲2015-2025年中国EDA行业市场规模统计及预测（图源：概伦电子IPO文件，数据来源：CSIA）

合肥市微电子研究院院长陈军宁谈道，国内EDA公司在全流程工具方面与国际巨头差距尚存，但在许多点工具方面已与国际水平相当，甚至领先于国际水平。

“国产EDA公司拥有高技术起点和贴近本地市场的优势，能够基于客户的痛点进行开发，将经验与解决方案集成到工具当中。”中兴微电子有线系统部部长贺志强分析说。

起步较晚，使得国产EDA缺乏长期的技术、生态积累及工程经验，却也带来“包袱较轻”的优势，因而得以轻装上阵，去破解一些传统EDA难解的问题。

其中，能检测芯片各项指标、及时发现缺陷的验证环节，俨然是EDA亟待优化的重点方向之一。在陈军宁看来，下一代EDA工具的挑战主要来自三方面：

（1）新工艺节点不断涌现，带来物理验证和可测性设计方面的挑战；

（2）不断攀升的设计规模，导致高阶综合功能验证和物理验证等运行时长更长；

（3）从片上系统到系统对接带来的设计方法学和验证方法学的革命性变化。

与此同时，人工智能、5G 通信、智能汽车等新应用领域正快速发展，对芯片性能的要求越来越高，功耗、成本的要求趋于分化，导致芯片设计验证的成本随之急剧上升。而复杂且费时费力的调试工程，又是关键验证工作的重中之重。

02.无法替代的调试工作

在典型的芯片设计过程，验证占据了约70%的工作量，其中的调试（debug）就占了40%。

验证包含的原型验证、硬件仿真、软件仿真、形式验证等环节都需要调试。调试在其中穿针引线、综合资料，然后加以分析，进而达到有效的诊断。

“在整个设计验证的流程中，debug是不可欠缺、无法替代的。”芯华章科技研发副总裁林扬淳记得，即便是非调试的场景，客户也常常利用调试工具来检视和理解整个设计。

但据其调研，调试产品的供需存在着极大落差。

原因有三：

一是缺乏创新，人工智能、机器学习和云计算已是不可逆的趋势，而市面上的产品却甚少掌握，顶多只是“沾点皮毛”。

二是资料的碎片化、凌乱甚至矛盾。点、步骤之间常常需要转换，不仅耗时，更容易出错。“造成如此现象最根本的原因，就是缺乏整体性的规划，仅凭商业并购，将不同公司的工具拼凑在一起造成的。”林扬淳强调。兼容性会直接影响芯片工程师的体验，这是验证过程中经常遇到的问题。中兴微电子有线系统部部长贺志强对此进一步拆解，它既包括不同EDA厂商的工具的兼容性，也包括同一家厂商工具的不同验证手段的兼容性。后者相对来说没有太高的技术壁垒，但前者很难做到统一。

三是设计日新月异，规模和复杂度不断增加，对调试产品的性能要求也不断提高。

好的调试系统，不仅能确保项目的成功，更可以有效提高SoC芯片的设计和验证效率，降低芯片设计成本，这将对芯片工程师大有裨益。

03.走向下一代设计验证工具

为了适应接踵而至的挑战，陈军宁认为下一代EDA设计验证工具会呈现两大趋势：智能化与上云。

EDA智能化，涉及广义上一切减少人力投入的改进，包括高度并行化的EDA计算、求解空间探索、设计自动化、数据模型化及机器学习等。新一代EDA将大幅减少芯片架构探索、设计验证布局布线等工作中的人力占比，把设计经验和数据吸收到EDA工具中，形成智能化的EDA设计。

另一个趋势是上云。随着芯片设计复杂度提升，芯片设计公司将面临计算资源需求激增、EDA峰值性能需求难以满足、工艺数据迁移耗费成本巨大、多项目并行发生的资源抢夺以及办公地点限制带来的效率影响等问题，进而影响芯片研发周期及成本。

芯片设计如能上云，则可以平滑多项目并行带来的资源抢夺问题，降低EDA购买成本和维护费用，保障企业研发生产效率，摆脱物理环境束缚，并有助于支持EDA在教育领域的应用。

当前，云平台的模式还在探索和发展的初期，它不是简单地将现有EDA放到云计算平台上，而需采用适合于云平台的EDA软件架构、高可靠的安全保证，并要解决其付费模式和使用模式的创新问题。现在已经有混合云、全云等灵活的方式，来满足芯片设计公司的各种需求。

电子科技大学电子科学与工程学院副教授黄乐天一直在做大规模系统级集成电路设计，他重点提到要增强EDA工具间的融合问题：

首先是加强软件提前介入验证的能力，在早期提供方便的虚拟原型验证环境，使得芯片设计之初即可实现对整体功能进行全面验证。“目前来看，虚拟原型的验证环境各家做的都还不够好，设计方法推广的也还不够多。”黄乐天说。

其次是在虚拟原型验证的基础上，找到能快速验证大规模设计的方法学，尤其要加强验证各IP间、各子系统间交互设计的一些方法，并加强芯片设计和其他外围系统的一些交互验证。

他希望将仿真、形式化验证、原型验证、调试工具等形成一个完整的整体平台，或是成系列的一个整体验证方法学，将各环节的验证有机协同，相互补充，来极大减少验证的投入。

更进一步来说，以Chiplet为代表的新一代集成电路的设计方法学正在迭代，其设计空间又增加了一个新维度，随着设计规模越来越大，软件结合更为紧密，新的验证方法学或验证EDA工具还有很大的改进和整合空间。

04.多重创新技术加持芯华章的验证调试秘招

针对验证调试方面的挑战，一些国产EDA企业正为此付诸努力。2020年3月创立的芯华章便是其中的代表之一。过去两年，芯华章已发布仿真验证、形式验证、场景验证、FPGA原型验证系统等产品。

芯华章科技研发副总裁林扬淳也分享了他们的解题思路：其昭晓Fusion Debug是一款基于创新架构的数字验证调试系统，有创新性、易用性、高性能等特点，提供快速代码解析、波形查看、设计原理图探索、覆盖率数据分析等多种先进技术，能够帮助工程师简化调试任务，提高设计和验证的效率。

除了独立使用外，该系统还可以配合芯华章智V验证平台的所有产品混合使用。它也提供了丰富、可编程的数据接口，以供用户针对不同调试场景的多样化需求进行定制化。

据林扬淳回忆，从一开始，芯华章就花心血致力于底层框架、基础平台的研发，尤其是精简连贯一致，形成共同数据库，其中包括XCDB/XNDB/XEDB/XCovDB。XCDB存储了design HDL的信息，XNDB记录了design analyst，XEDB压缩存储了信号波形，XCovDB则记录了覆盖率。

相比于国际主流数字波形格式，昭晓Fusion Debug采用完全自研的高性能数字波形格式XEDB。该波形格式借助创新的数据格式和架构，具备高性能、高容量、高波形压缩比等特点，在实际测试中可带来比国际主流数字波形格式超8倍的压缩率。

与其它商业波形格式相比，XEDB的读写速度快至3倍，并支持分布式架构，能够充分利用多台机器的物理资源来提升整体系统的性能，实测中表现出的波形写入速度可以比单机模式提高5倍以上。

▲Fusion Debug GUI界面

在提供完整调试解决方案的同时，昭晓Fusion Debug也支持统一且高性能的编译，可供快速加载仿真结果和信号显示，轻松进行信号连接跟踪和根本原因分析。根据实际项目数据，在完整的设计及原理图模块化加载中，昭晓Fusion Debug的速度比其他商用EDA工具快至5倍，能满足大规模SoC设计调试的需求，大幅提高验证效率。

林扬淳谈道，智能化是芯华章的优势之一。昭晓Fusion Debug便融合了先进的机器学习框架，以解决当前产业调试方案缺乏创新、数据库碎片化及性能局限等多重挑战，从而降低调试难度，进一步优化验证效率与操作体验。