加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
    • 晶圆制造
    • CP测试
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

凤姐如何变冰冰?一文了解芯片生产制造流程

2022/02/28
1497
阅读需 8 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

今天,杰哥带大家了解一下如何从沙子变成芯片,帮助零基础小白快速了解芯片生产制造流程。

晶圆制造

高大上的芯片最初的原材料其实是沙子,这也是科学技术神奇的地方。沙子的主要成分是二氧化硅(SiO2),而脱氧后的沙子最多包含25%的硅元素,硅是地壳内第二丰富的元素,这也是半导体制造产业的基础。

沙子经过熔炼和多步净化与提纯就可以得到用于半导体制造的高纯度多晶硅,学名电子级硅,平均每一百万个硅原子中最多只有一个杂质原子。24K金大家都知道吧,黄金纯度高达99.998%,但是还是没有这个电子级硅的纯度高。

把高纯度多晶硅放在单晶炉内拉制,就可以得到接近圆柱形的单晶硅锭,重量大约100千克,硅纯度高达99.9999%以上。再将单晶硅锭横向切割成圆形的单个硅片,就得到了单晶硅片,这也就是我们常说的用来制造芯片的晶圆(Wafer)。

单晶硅在电学性质和力学性质等方面的表现都要比多晶硅更好一些,所以半导体制造都是以单晶硅为基本材料。

举个生活中的例子,可以帮大家理解多晶硅与单晶硅。冰糖大家应该都见过,小时候经常吃的像方形小冰块一样的冰糖,其实就是单晶冰糖。相应的也有多晶冰糖,形状通常不规则,用来做中药或者熬汤用,有润肺止咳的功效。

同一种物质晶体排列结构不同,其性能和用处也会不尽相同,甚至差异明显。

半导体制造企业,例如英特尔台积电中芯国际等工厂通常不生产晶圆,只是晶圆的搬运工,都是从Wafer供应商那里直接购买。

晶圆制造就是要把设计好的电路(专业术语叫掩膜,英文名为Mask)在晶圆上实现出来。

首先我们需要把光刻胶(Photo Resist)均匀铺在晶圆表面,在这个过程中需要保持晶圆旋转,这样可以让光刻胶铺的非常薄、非常平。然后光刻胶层透过掩模(Mask)被曝光在紫外线(UV)之下,变得可溶。

掩模上印着预先设计好的电路图案,紫外线透过它照在光刻胶层上,就会形成电路的每一层图案。一般来说,在晶圆上得到的电路图案是掩模上图案的四分之一。

接下来是溶解光刻胶,曝光在紫外线下的光刻胶被化学试剂溶解掉,清除后留下的图案和掩模上的一致。然后是蚀刻,使用化学物质溶解掉暴露出来的晶圆部分,剩下的光刻胶保护着不应该蚀刻的部分。蚀刻完成后,光刻胶的使命宣告完成,全部清除后就可以看到设计好的电路图案。这一系列过程我们称之为光刻。

光刻的过程其实类似于我们生活中用傻瓜照相机拍照的过程。铺上光刻胶的晶圆就是相机的胶片,我们要拍摄的实物就是掩膜,拍照的过程就是半导体曝光的过程,冲洗胶片的过程就类似于后面的蚀刻以及溶解光刻胶。

最后的结果也有些类似,光刻将设计好的电路在晶圆上实现了出来,得到了芯片,如同拍照将实物的样子在胶片上实现了出来,得到了照片。

光刻是芯片制造过程中最主要的工艺之一。通过光刻,我们就实现了把设计好的电路铺在晶圆上,重复进行就可以在晶圆上实现多个相同的电路,每一个电路都是一个单独的芯片,英文称为die。实际的芯片制造流程比这个复杂得多,通常需要经过成百上千道工序。所以说半导体是制造业的皇冠。

了解芯片制造流程对于从事半导体生产制造相关的岗位比较重要,尤其是FAB厂如台积电、中芯国际等工厂的技术人员,或者芯片研发团队的量产相关岗位如产品工程师、测试工程师等,都属于必备的基础知识。

CP测试

CP是Chip Probing的缩写,CP测试属于晶圆级测试,是通过探针卡(Probe Card)和探针台(Prober)使自动化测试设备(ATE,Automatic Test Equipment)到晶圆上的单颗芯片(die)之间建立电气连接。CP测试的目的是确保每颗die都能满足芯片的设计规格(Specification),筛除其中有问题的die,然后再去做芯片封装。这样就可以减少芯片封装的成本,同时保证芯片的质量。

CP测试需要的硬件设备包括探针卡、探针台、ATE测试机台以及测试机与探针卡之间的接口(Mechanical Interface)。

测试工程师需要基于ATE测试平台开发CP测试程序,内容通常包括电气连接性测试、功能测试和参数测试等。CP测试程序会根据测试结果Pass或者Fail进行分Bin并生成Inkless Map,标记出测试Fail die的wafer map图。

CP测试结果通常以良率的形式进行统计,良率就是指pass die占测试die总数的百分比。相应的,良率损失是指fail die占测试die总数的百分比。CP测试也称为中测,是半导体后道封装测试的第一站,也是芯片制造完成后第一道验证芯片设计规格的测试。

从节省芯片生产成本的角度考虑,我们应该把尽可能多的测试项目都放到CP测试中,提高CP测试覆盖率,尽可能早地把有问题的芯片筛出去。但是相应地,CP测试硬件的成本(主要是探针卡和测试机台)也会上升,归根到底其实就是一个需要折中考虑的问题。

如果芯片市场需求量相对较大,测试硬件成本与销售利润来比微不足道,那就应该尽量提高CP测试覆盖率。反之,就需要考虑节省硬件成本。

了解CP测试对于从事半导体封装测试相关的岗位比较重要,尤其是封测厂如日月光、安靠、长电等CP测试相关的技术人员,或者芯片研发团队的量产相关岗位如产品工程师、测试工程师等,都属于必备的基础知识。

未完待续…...

相关推荐

电子产业图谱