337
芯华章CEO王礼宾
12月22日，在无锡举办的“中国集成电路设计业2021年会暨无锡集成电路产业创新发展高峰论坛（ICCAD 2021）”上，芯华章CEO王礼宾带来主题为《应用牵引，立足创新，构建芯片验证新生态》的精彩分享，以下为演讲全文：
这个月初在美国举办的DAC，相当于全球ICK一样，这次芯华章带着我们新发布的验证平台以及四款产品，第一次在DAC亮相，芯华章的亮相，当时当地媒体有报道，说芯华章出现在今年的DAC上，是DAC的一道亮丽的风景线。DAC的时候一般会有一些圆桌论坛，不同的主题，其中有一个论坛是系统公司，他们在谈对EDA的需求，参加的系统公司包括谷歌、苹果、亚马逊等，很有意思的是，他们最后得出来的结论非常惊人的一致，他们对EDA的需求就是，他们需要更强、更快的验证系统，这是芯片行业现在最大的需求。
我们看一看这个季度发表的新芯片，第一款，10月份苹果发布M1 MAX，它是5nm工艺，集成570亿晶体管。11月份，平头哥发布了倚天710CPU，有是5nm工艺，晶体管数量更是高达600亿。上个礼拜，这个在国内比较引起关注的OPPO发布6nm NPU芯片，这可能也是世界上第一颗基于6nm的专门为影像处理而做的NPU，这个芯片也引起了国内很大的轰动。
现在的芯片发展趋势，工艺越来越先进，复杂度越来越高，带来的成本也会大幅增加。我们看这样一张图，从2000年到现在的20年，横轴，半导体工艺从100多nm演进到5nm、3nm甚至2nm，再看斜线，这是复杂度，这20年提高了几万倍。纵轴，成本变化更大，成百倍增加。在这种情况下，芯片复杂度高，尤其是成本高起，任何芯片企业都很难承受芯片失败带来的巨大浪费，所以为什么说这些公司都希望有更强大的、更快的验证系统，能够帮他们降低芯片投片风险。
基于目前EDA流程，芯片设计还是避免不了要碰到三大痛点：
1、工具兼容性，虽然每个单点工具都能解决它相应的问题，但是因为互相不兼容，因为算法引擎的不同，导致互相不兼容，互联互通很难做到，导致芯片设计在重复造轮子，甚至有时候因为采用的工具不一致，也会导致验证结果不一样。
2、数据碎片化，极大地影响了重复使用可能性，导致验证收敛，以及验证调试分析更加困难，比如在长达1到2年的验证周期中，可能会使用不同的工具，用道不同的验证方法，会产生不同的验证覆盖率，这些覆盖率，现在很难重用，这也造成了很大的浪费，有统计数据表明，在整个验证的过程中，因为激励的移植、重复编译、碎片化调试，浪费的时间占整个验证周期的30%左右。
3、工具缺乏创新，传统EDA发展了这么多年，这些公司也有很沉重的历史技术性包袱，这些报复导致他们很难使用或者融合目前最先进的技术，比如说人工智能、云衍生，很难用到他们现在的应用流程里。
这三大痛点，会对EDA产生更高更严的要求，11月24号，芯华章发布了验证平台，以及4款核心验证工具，也受到了业界很广泛的关注。下面我给大家做一个简要的介绍，首先是智V验证平台，它具有统一的调试系统、统一的编译系统、统一的智能分割技术，以及统一场景激励源、统一云原生软件架构，为不同用户共定制的验证解决方案，可以做到融合多种工具，针对不同的场景提供更合适的解决方案。
我们拥有4款自主知识产权的验证EDA工具：1、桦捷-HuaPro（高性能FPGA原型验证系统），2、穹鼎-GalaxSim（国内领先的数字仿真器），3、穹景-GalaxPSS（新一代智能验证系统），4、穹瀚—GalaxFV（国内率先基于字级建模的可扩展形式化验证工具），这四个工具构成了我们的王炸。
做一个小结，智V验证系统有一个非常重要的特点，那就是具备多工具协同功能，智V验证平台具有全息底层结构，所有工具都是基于智V平台基础上进行自主开发，平台提供统一的技术来支持工具发展，因此智V验证平台能融合不同的工具和不同的技术，实现多工具协同，从而实现验证工具的1+1>2的效果。同时，它还能够使工具的使用变得更加简单，针对各类设计，在不同的场景需求下，智V验证平台可以提供定制化的、全面的验证解决方案，比如把验证工具上云，通过平台以及云原生技术，可以实现云资源调动，以及达到比较高的资源利用，使资源调动更加灵活。
跟大家简单汇报一下芯华章从去年3月份成立，到现在的发展情况，现在我们有300名员工，80%是硕士博士，而且80%是技术人员。目前在全球布局了9个研发中心，申请了59个专利，其中14个专利已经获得了批准，而且到目前为止申请了125个商标。
这一年多来，不管是各级政府，还是产业界，以及资本界、合作伙伴们，给了我们芯华章非常多的支持和认可，在这儿我也非常感谢这些产业界以及媒体朋友对芯华章的认可，给了我们不少的荣誉，我们也会在这些荣誉的鞭策和激励下，跟全球EDA同仁们，做出更好更新的产品，为广大IC设计产业保驾护航。
