944
作为GAA制造流程的一环，子鳍可能引发寄生沟道效应等副作用，导致GAA晶体管的器件性能下降。为此，中科院微电子所先导工艺研发中心团队开发了缩窄子鳍的工艺改进方案，可有效改善寄生沟道带来的电特性衰减，有望应用于亚3nm先进制造工艺节点。
研究背景
与传统平面器件相比，3D FinFET器件具有更好的通道静电控制能力和更高的电流驱动能力，业界已成功开发用于制造22 nm到5 nm节点的超大规模逻辑集成电路。然而，随着技术节点缩小到3nm或更小，FinFET器件将面临如静电完整性、不可忽视的短通道效应、器件性能下降和工艺变异性增大，为了满足性能和沟道控制特性，垂直堆叠的GAA nanosheet晶体管（以下简称NS晶体管以及NS沟道）结构一直被视为最有应用前景的新型器件结构。
通常情况下，NS沟道释放*后会在子鳍*顶部形成一个寄生的段沟道平面FET或一个偏扁平的FinFET。因此，由子鳍引起的寄生沟道效应将导致电特性的退化，这已成为一个不可避免的工艺难题挑战。
为应对这一问题，中科院微电子所团队提出了一种利用各向同性反应离子蚀刻或原子层蚀刻实现子鳍宽度见效的新方案，该方案相关研究过程以“抑制寄生沟道的窄子鳍技术”为题发表于IEEE Journal of the Electron Devices Society”为题发表于IEEE Journal of the Electron Devices Society，第一作者为顾杰，共同通讯作者为微电子所殷华湘研究员与吴振华研究员。
*沟道释放，沟道释放是实现GAA器件高迁移率沟道导入集成的另外一个关键技术，需要高选择比去除牺牲层并保留沟道层;沟道释放主要分为干法刻蚀与湿法腐蚀工艺。
*子鳍，在栅极形成工艺环节前的Fin Formation阶段所形成的结构（见下图）。
研究内容
微电子所团队提出了一种缩小子鳍宽度的新方案，该方案可在高ground plane掺杂浓度的NS晶体管中显著抑制GIDL和寄生沟道效应。此外，窄子鳍作为一个额外的沟道，可提高驱动电流和栅极可控性，特别是对于用于高性能计算应用场景的相对低GP掺杂浓度的器件。
TCAD仿真结果显示，该方案降低了70%的子沟道GIDL，提高了20%的开关电流比(1op/lot)，并改善了亚阈值斜率。
NS晶体管原理结构图
工艺参数表
Id/Vg仿真特性曲线
工艺流程步骤
工艺流程示意图
不同子鳍伸出高度条件下，通态电流密度分布(a)
Id/Vg曲线(b)以及不同掺杂浓度下电流(c)
开关电流比及RC延迟测试曲线
前景展望
微电子所的窄子鳍技术为抑制GAA晶体管中的寄生沟道效应提供了一种新的途径，作为缓解3nm工艺节点的PCE、GIDL等效应的技术优化方案，为尚未到来的GAA时代提供了一种预备解决方案，有望在未来新技术落地阶段获得应用。
团队介绍
殷华湘，中国科学院微电子研究所研究员，博士生导师，微电子所先导中心和院重点实验室副主任。2003年博士毕业于中科院微电子所后就职于三星电子中央研究所，任综合技术院任高级研究员。2010年加入中科院，主要研究方向为：高级纳米CMOS器件、集成电路先进工艺技术、低维纳米材料与器件、信息显示功能器件、先进半导体辐射探测器等。
吴振华，中国科学院微电子研究所集成电路先导工艺研发中心研究员。2011年于中科院半导体研究所获理学博士学位，毕业后至2016年曾于三星电子韩国总部半导体研发中心任半导体器件高级研发工程师,参与研发先进14nm、10nm节点逻辑芯片工艺。目前研究方向为FinFET/GAA器件、亚10纳米CMOS架构与关键技术、半导体量子比特等领域。
论文原文链接：https://ieeexplore.ieee.org/document/9624781/
