589
EDA（集成电路设计工具）发展到今天，点和面的工具都已经非常成熟，这是否意味着国内新晋者没有多少机会了呢？其实不然，因为传统工具是在其迭代发展过程中逐渐形成当前的产品，在效率和方法上未必是最优，这正是没有历史包袱的后发者可以发力的地方。
以芯片设计流程中关键的验证为例，现有的工具存在诸多痛点。芯华章科技董事长兼CEO王礼宾指出，目前这一环节主要存在3个痛点：
1、工具缺乏兼容性。虽然每个工具都能解决相应的问题，但是由于算法引擎上不能进行有效的交互与共享，无法做到互联互通、相互反馈，使得许多时候芯片研发是在重复造轮子，甚至有使用不同的工具进行验证，得到的结果并不一致。
2、数据的碎片化。降低了验证重用的可能性，让结果的调试分析和验证收敛变得更加困难，比如在芯片长达1-2年的验证流程中，往往会使用不只一种工具，每种工具都能产生验证覆盖率，但是融合共享覆盖率却迟迟难以实现。在碎片化问题的影响下，业内的普遍共识为：数字验证中的激励移植、重复编译、碎片化调试所浪费的时间占到总体验证时间的30%以上。
3、工具的缺乏创新。现在的主流工具经历了过去一二十年的发展，积累了陈旧的技术包袱，这些技术包袱使得工具很难和人工智能、云原生这些先进技术融合，更重要的是，这些工具组合形成的平台其实没有从架构之初就进行全盘考虑，因此难以融合并提供相互兼容的全面解决方案。
这些都是芯片设计追求更快、更强、更简单的阻碍，更是产业选择国产化工具的重大阻碍。所以，新晋企业的EDA技术必须全面进阶，在底层框架上进行创新，支持多种处理器架构；支持云原生、人工智能等技术；最关键的，必须从方法学上有所创新。
的确，验证占据了很大的时间和成本，芯华章首席科学家TC.Lin援引IBS的报告指出，芯片设计成本主要是两大块：功能验证和软件开发。其中验证这个瓶颈影响了整个设计周期——在前期需求定义和RTL综合前，都需要把high-level design做一个完整的验证；RTL写完之后，经过synthesis和布局布线来产生最后的线路，而这两个工具也都有可能造成功能的错误，所以必须要再做验证；芯片流片之后，还需要确定所有的工艺都是符合设计需求，需要再进行post-silicon（流片后）验证，整个过程耗时费力。
为了减少验证的成本，业界已经采用软硬件协同验证的方式缩短开发周期，即shift-left，在芯片设计的过程中做验证的方式，包括系统和芯片、硬件和软件。但这还不足以解决整个设计高周期和成本的问题。TC.Lin表示，芯华章成立以来，除了开发主流的验证工具以外，也在持续关注研究，想办法来解决上述困境。该公司发布的EDA 2.0的白皮书中，提出三个关键路径：开放与标准化，自动化、智能化，平台与服务。
最近，芯华章推出了最新的产品组合，体现了白皮书关键路径提到的几个要素。这组产品包括一个开创性的智V验证平台，和四款全新架构的EDA验证工具：
智V验证平台(FusionVerify Platform)
由逻辑仿真、形式验证、智能验证、FPGA原型验证系统和硬件仿真系统在内的五大产品系列，和智能编译、智能调试以及智能验证座舱等三大基座组成。
智V验证平台具备统一的调试系统、编译系统、智能分割技术、丰富的场景激励源、统一的云原生软件架构，能融合不同的工具技术，对各类设计与不同的场景需求，提供定制化的全面验证解决方案，解决当前产业面临的点工具各自为政的兼容性挑战，以及数据碎片化导致的验证效率挑战。智V验证平台能有效提高验证效率与方案的易用性，并带来点工具无法提供的验证效益。
桦捷 (HuaPro-P1)
高性能FPGA原型验证系统
基于FPGA硬件和拥有自主知识产权的全流程软件，可帮助SoC/ASIC芯片客户实现设计原型的自动综合、分割、优化、布线和调试，可自动化实现智能设计流程，有效减少用户人工投入、缩短芯片验证周期，为系统验证和软件开发提供大容量、高性能、自动实现、可调试、高可用的新一代智能硅前验证系统。
穹鼎 (GalaxSim-1.0)
数字仿真器
使用新的软件构架提供多平台支持，支持不同的处理器计算平台，如X86、ARM等，并且已在多个基于ARM平台的国产构架上测试通过。可结合芯华章的穹景GalaxPSS智能验证系统的通用调试器和通用覆盖率数据库，穹鼎仿真器能够高效地配合其他验证工具，提供统一的数据接口。支持IEEE1800 SystemVerilog 语法、IEEE1364 Verilog 语法，以及 IEEE1800.2 UVM方法学，在语义解析、仿真行为、时序模型上，已达到主流商业仿真器水平。
穹景 (GalaxPSS)
新一代智能验证系统
基于Accellera PSS标准和高级验证方法学的融合，针对目前和将来复杂验证场景，自动生成场景，降低对工程师手工编写场景的经验依赖，为芯片产生更多高效的测试场景和测试激励，提高验证的场景覆盖率和完备性。PSS生成的代码具备可移植性，可以确保适用在软件仿真、硬件仿真、FPGA原型验证，甚至系统验证上，提供从单一平台验证到多平台交互验证。
穹瀚 (GalaxFV)
国内EDA领域率先基于字级建模的可扩展形式化验证工具
采用高性能字级建模（Word-Level Modeling）方法构建，具备高性能表现、高度可扩展性、友好的拓展接口，在模型上已达到国际先进水平。搭载了高并发高性能求解器、智能调度算法引擎以及专用断言库，可在充分利用算力，提高并行效率的同时，有效提高易用性和使用效率，为形式化验证应用于产业降低了门槛。
未来的数字化系统，将是系统+芯片+算法+软件深度融合集成。在短短不到两年的时间里，芯华章从零起步研发出上述产品，为更加智能的系统设计流程打下坚实的基础。王礼宾表示，此次新平台和产品的发布，不但对于芯华章，对整个EDA行业和集成电路设计产业，都将是具有深远的意义。
目前，这些工具已在中科院半导体所、飞腾、海光、展锐和中兴微电子等公司的芯片设计中得到使用。国家集成电路产业投资基金总裁丁文武表示，自成立以来，芯华章不断创新进取，已成为国内数字验证领域新生的骨干企业。中国工程院院士沈昌祥表示，芯华章成立不到两年便推出了拥有自主知识产权，支持国产计算机架构服务器的高性能集成电路设计工具，在部分指标上已经达到了国际先进水平，能为国产芯片的研发工作提供更多的选择，促进了国产集成电路产业链更安全的发展。国家02专项技术总师叶甜春也对芯华章数字EDA验证新产品投入市场表示祝贺，他并表示，对于中国来讲，未来几年将迎来国产EDA工具发展的大机遇。
