加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
    • 结语
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

寻找IP灵魂伴侣,芯联芯发布《第五代半导体 硅智财 核芯 白皮书》

2021/11/15
1038
阅读需 6 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

继今年7月份完成通用CPU IP开发环境搭建,着力推进生态环境建设后,近日芯联芯又对外发布了《第五代半导体 硅智财 核芯 白皮书》,并在上海浦东凯宾斯基酒店举办了“上海芯联芯2021金秋技术白皮书发布暨战略合作签约仪式”。

上海集成电路协会副秘书长毛彩虹、苏州衡盈资本董事长刘啸东、天津哈威克科技有限公司董事长马宏伟、合肥晶合集成电路副总经理邱显寰、SEMI中国总裁居龙等嘉宾发表致辞。

众所周知,芯联芯在2019年5月宣布获得了MIPS处理器IP在中国区永久自主经营权,作为ARM生态的直接竞争对手,其一举一动同样备受行业的关注。据悉,截至今年三季度,芯联芯MIPS IP芯授权已达1.3亿多颗,并且一半以上产品是外销,预计2021年芯联芯MIPS IP芯授权将超过1.5亿颗,2022年将成长至1.7-2.2亿颗。

 

在发布会现场,芯联芯创始人、董事长何薇玲表示:“IP是芯片的灵魂,当前传统的设计方法和规则实际上是落后于最新的集成电路发展思潮的,而以硅验证模块作为异构主体的设计新理念,将赋能乐构(源自乐高lego),带动新一代EDA规则和工具的演进,加快设计到制程的速度和品质。

根据何薇玲的描述,芯联芯的这种创新模式是她和先生石克强一起将多年来的EDA和产业应用经验融会贯通后写成的,内容形式上分为上下两篇,目标是缩短设计到流片的周期。

此次发布的为上篇《IP芯片化》,其重点在于加速SoC制程,芯联芯提出对IP设计的模块化改进成异构型的堆积式的模式,而硅验证的乐构与模块化将是加速SoC制程的催化剂。

明年将发布下篇《芯片IP化》,其重点在于使用硅验证的IP核减少前端设计的风险,芯联芯认为通过使用硅验证的IP核,过去严格的单线串行模式,可以变成三线并发的并行模式,真正起到加速设计流程并简化验证程序的作用。

除了战略层面的说明,芯联芯研发总监葛蕾透露,MIPS拥有30-40年的开发经验,而芯联芯的大部分员工就来自前MIPS上海研发中心,目前芯联芯自主CPU IP平台已经搭建成功,未来将结合更优化的前期PPA分析、验证辅助(静态验证和动态验证),使中国芯片设计公司得以使用安全、成熟且自主可控的技术,更快速便利地开发出SoC芯片,丰富MIPS IP生态。

此外,芯联芯苏运强总监表示,MIPS已经形成了完整的软件生态,在Linux内核、工具链、各种编程开发环境、发行版等方面形成了全面的生态体系。未来,芯联芯将和更专业的开发工具团队合作,合法合规地展开通用CPU IP二次开发以赋能中国集成电路国产化进程以及帮助中国产品走向全球市场。

 

在发布会现场,上海芯联芯与北大上海微电子研究院举行了战略合作签约仪式,标志着芯联芯在MIPS IP生态布局上的重要战略部署:为北大上海微电子研究院重点孵化培育企业在MCU层面的芯片与应用,为提供开源技术支持。

 

值得一提的是,在整个发布会的压轴阶段,芯联芯组织了一场围绕《中国自主可控IP对集成电路发展的影响》为话题的主旨圆桌论坛,由芯联芯总裁余可主持,炬芯科技董事长周正宇博士、苏州衡盈资本董事长刘啸东、上海硅知识产权总经理徐步陆博士参与讨论。

其中,衡盈资本作为芯联芯的早期投资人,董事长刘啸东分享了投资芯联芯的核心原因,他认为一旦ARM在中国禁售,MIPS的重要性就会被立刻体现出来,如果有那么一天,芯联芯也许会成为民族英雄。此外,作为上海证券交易所顾问,他强调所有卡住脖子的都要姓“科”,这是科创板定位的一个重要因素。

结语

在后摩尔时代的今天,制程节点还是在艰难地挺进,芯片的集成度会更高,架构会更加复杂,Tapeout流片的费用节节攀升,EDA实现流程愈加复杂化,如何在应对这些挑战的同时,缩短设计公司Time-to-Market的时间,降低失败的风险?芯联芯推出以硅验证、可信的CIP Nugget为创新理念下的一系列处理器内核IP或许是不错的选择。

 

相关推荐

电子产业图谱