315
在于新竹举办的2021年IEEE VLSI-TSA会议上，半导体研究中心发表了首个基于Ge沟道纳米片GAA晶体管工艺的CMOS反相器器件，并演示了其电特性，相关研究有望在台积电2nmGAA工艺上得到落地应用。
研究背景
目前，单沟道或多沟道堆叠的GAA环栅纳米片和纳米线结构*晶体管在亚5nm技术节点上备受瞩目，主要的集成电路制造厂都公布了相应的技术发展规划。GAA晶体管结构提供了优良的静电特性和短通道控制，NWs（nanowires，下同）或NSs（nanosheets，下同）的堆叠增加了载流子通量和电流大小。
在研究领域，GAA晶体管相关研究已经开展数年，除传统Si材料沟道外，通过对SiGe、Ge、GeSn和InGaAs等新材料沟道进行堆叠的场效应晶体管相关研究皆有报道。
半导体研究中心（TSRI）团队在制备晶体管阵列的基础上，完成了首个由Ge沟道n/p型晶体管组成的CMOS反相器，相关成果以“The First Ge Nanosheets GAAFET CMOS Inverters Fabricated by 2D Ge/Si Multilayer Epitaxy, Ge/Si Selective Etching”发表于2021年超大规模集成电路技术系统与应用国际研讨会（VLSI-TSA, 2021 International Symposium on VLSI Technology, Systems and Applications），朱俊霖为第一作者，罗广礼教授为通讯作者。
*GAA，GAA（Gate-All-Around）指晶体管沟道被栅极所包围的晶体管结构，nanowire、nanosheet、nanoribbon等晶体管结构都属于GAA的一种。*nanosheet、nanowire，皆为纳米材料结构，在晶体管中用于描述沟道形状，由材料长宽参数的不同而有着不同的命名。
研究内容
实验团队在8英寸SOI晶圆上成功制备由三层Ge沟道堆叠GAA晶体管，并首次成功演示了具有功能的Ge纳米片CMOS逆变器，电压增益达到25V/V。在制造过程中涉及的关键工艺步骤是2D Ge/Si多层外延工艺、在60°C兆声搅动条件下使用四甲基氢氧化铵的Ge上选择性硅刻蚀工艺，以及S/D金属化优化工艺。
晶体管制备主要过程
不同工艺步骤下的NSs晶体管
滑动查看退火处理前后的晶体管TEM形貌图
采用TiN/Y203栅极工艺制备的电容器C-V特性
滑动查看P型和n型晶体管的Id-Vg曲线
输入输出端电压测量结果
S/D金属化CMOS反相器的俯视SEM形貌
前景展望
GAA晶体管已被各大晶圆厂视为新的器件结构，而在硅基沟道中掺杂Ge材料的技术也已经在现有最先进制程的FinFET器件中得到应用， TRSI将新型器件与新材料相结合，实现了Ge基沟道的NSs-GAA器件的制备并实现了CMOS功能的演示，该机构还与日本产业技术综合研究所一同合作进行CFET器件*的联合攻关，其研究成果有望在台积电等新竹集成电路企业得到落地应用。
*CFET器件，在GAA技术基础上更进一步的新型器件。
团队介绍
半导体研究中心（Semiconductor Research Institute），是由芯片系统设计中心（CIC）与纳米元件实验室（NDL）规划合并的半导体研究机构，2019年1月正式揭牌，也是全球首个整合集成电路设计、芯片下线制造及半导体元件工艺研究的科技研发中心。
论文原文链接：
https://ieeexplore.ieee.org/document/9440077
