262
5nm刚实现量产，3nm还未投产，2nm的角逐却已经进入白热化阶段，各方面都在积极筹备当中，围绕着晶圆厂台积电，各大半导体设备供应商、材料工艺服务商、EDA工具厂商，以及主要客户，都开始将越来越多的精力向2nm转移。
晶圆厂：台积电领先，欧洲发力
目前来看，在3nm和2nm制程方面，台积电相对于三星的领先优势很明显。
2019年，台积电率先开始了2nm制程技术的研发工作。相应的技术开发的中心和芯片生产工厂主要设在中国台湾地区的新竹，同时还规划了4个超大型晶圆厂，主要用于2nm及更先进制程的研发和生产。
按照规划，台积电有望在 2023 年中期进入 2nm 工艺试生产阶段，并于一年后开始批量生产。
2020年9月，台积电2nm工艺取得重大突破，研发进度超前，业界看好其2023年下半年风险试产良率就可以达到90%。
3月9日，欧盟委员会提出数字化转型最新目标：到2030年，欧洲先进和可持续半导体的生产总值至少占全球生产总值的20%，生产能力冲刺2nm，能效达到今天的10倍。
经过中美科技战，欧洲更加意识到科技独立自主的重要性，决心搞自己的半导体产业联盟，建立自己的2nm晶圆厂。
但是从欧洲视角来看，台积电属于中国，受美国管制，却跟自己没多大关系。最该担心的其实应该是欧盟。所以，欧洲下定决心，必须建立自己的先进的2nm晶圆厂。
今年2月，欧洲议会批复了《复苏和恢复基金》（RRF），该基金将提供6725亿欧元（5.2万亿人民币）的赠款和贷款，持续三年，面向欧盟各国政府提供最高13%的预融资。
签署联合声明的成员国达成的协议是，拨出至少20%的RRF资金支持数字化转型，未来2到3年，这笔资金将达到1450亿欧元（折合约1.1万亿人民币）。
设备：光刻机也必须与制程赛跑
对于2nm和更先进制程工艺来说，EUV光刻机的重要性越来越高，但是EUV设备的产量依然是一大难题，而且其能耗也很高。
到2022年，当3nm大规模生产、2nm准备试产，需要的新EUV光刻机数量预计为57台。
2023年，当3nm生产规模扩大、2nm开始风险生产时，所需新EUV光刻机数达到58台。
到2024年，启动2nm的大规模生产，2025年生产规模扩大，到时所需新EUV光刻机数预计为62台。
前不久，中国中科院的研究人员宣布，已经突破了设计2nm芯片的瓶颈，成功地掌握了设计2nm芯片的技术。
然而我国尚不具备5nm芯片的光刻机，更不用说2nm的光刻机了，即使我国中科技具备了2纳米芯片的研发技术，依旧无法在实践中大量推广。
去年的芯片禁令让很多人意识到高端芯片的生产离不开尖端EUV光刻机，但在全世界范围内，这一关键设备确仅有ASML一家公司可以生产，处于绝对垄断地位。
但是，按照目前的发展趋势，5nm制程工艺似乎已经不满足后续市场的需求，众多晶圆代工厂已经开始布局更高制程工艺的研究。
为此，ASML不得不调整策略，开始研发全新的下一代EUV光刻技术。
材料和工艺：互连技术将升级
着先进工艺一步步向高端迈进，芯片制造商持续在最新工艺节点的晶体管制造技术上取得进步，但互连技术似乎跟不上先进工艺的步伐。
随着晶体管尺寸的缩小，连接它们的金属线也必须在多层互连堆积的整体层高结构中进行。
传统上一般采用铜互连，但是发展到2nm，相应的电阻电容（RC）延迟问题非常突出。
目前，面向2nm及更先进制程的新型互连技术主要包括：
混合金属化或预填充，将不同的金属嵌套工艺与新材料相结合，以实现更小的互连和更少的延迟；
半金属嵌套，使用减法蚀刻，实现微小的互连；
超级通孔、石墨烯互连和其他技术。
混合金属化在互连中使用两种不同的金属。对于2nm来说，这很有意义，与双金属嵌套相比，通孔电阻更低，可靠性会提高；同时可以保持互连中铜的低电阻率。
台积电和中国台湾地区交大联手，开发出全球最薄、厚度只有0.7纳米的超薄二维半导体材料绝缘体，可望借此进一步开发出2nm，甚至是1nm的电晶体通道。
在先进工艺上，目前台积电、三星及英特尔等几家实力强大，日本公司主要是在光刻胶、硅片等材料有较大优势，但日本也没有放弃先进工艺上的努力。
日本产业技术综合研究所与中国台湾半导体研究中心（ TSRI ）等展开合作，开发了用于新一代半导体的新型晶体管结构。
与此前的晶体管相比， CFET结构的晶体管性能高、面积小， 有助于制造 2nm 以下线宽的新一代半导体。
三星计划在3nm的时候生产下一代晶体管，称为环栅场效应晶体管。台积电计划将FinFETs扩展到3nm，但将在2nm左右迁移到环栅。
当鳍（fin）宽度达到5nm（相当于3nm节点）时，FinFETs接近其实际极限。环栅晶体管比FinFETs具有更好的性能、更低的功耗和更低的漏电，但它们的制造难度更大，成本也更高。
其他新的和更有前途的互连解决方案即将出现，但它们可能要到2023年的2nm到来时才会出现。
EDA工具：高精尖技术集中在少数人手中
EDA作为集成电路产业链的命脉，自始至终连接和贯穿着芯片制造和科技应用的发展；芯片设计、晶圆制造、封装测试，直至电子产品的设计，每个环节都离不开EDA工具。
中美贸易战拉开大幕，EDA禁运首当其冲，成为卡脖子工程。EDA的的战略性，重要性被推到空前高度。
面对2nm高精尖的制程工艺，Cadence和Synopsys创建了全新的EDA工具堆栈，并开发全新的IP库。
2nm制程要求芯片开发人员必须采用全新的设计规则和流程，并重新制作他们以前可能使用过的所有内容。
目前国内的EDA工具很分散，提供不了全套的工具链，而国际EDA公司提供给芯片企业的一般都是全套工具。
国内EDA产业面临的最大问题就是国内没有形成一个完整的、互相促进的产业链，抱团一直是半导体产业发展的最重要方向。
国内EDA工具厂商鲜少参与晶圆厂和设计公司的合作研发，有EDA产品生产出来，也得不到使用和反馈，进而难以进步。
中国EDA已迎来最好的时代，华大九天、国微集团、芯华章、广立微、概伦电子、芯和半导体等多家国产EDA公司已整装待发，期待能以厚积薄发的技术实力快速完善中国集成电路产业链，支持5G、人工智能、云计算等多项未来科技的发展。
未来本土EDA的发展之路，还得靠脚踏实地、一步一个脚印地走出来，最终实现真正的本土化。
结尾
2nm先进制程的每个环节和细分领域均环环相扣，只有通过产业链上下游联动，才能获得成功。而苹果最有可能成为最先尝鲜2nm芯片的厂商，此外在2024年之后，高通、英伟达、AMD等都会成为其2nm技术的厂商。
