404
作为世界第一大经济体，在过去几十年里，美国掌握了世界经济方面的绝对话语权，可以通过金融市场制裁来冻结被制裁国的外汇资本，也可以联合自己的盟国来对被制裁国进行贸易限制。
而在中美贸易摩擦的要素里，美国最关心的是半导体。世界半导体贸易统计组织（WSTS）预测，2021年全球半导体市场规模将高达4,690亿美元，已经成为直接关系到国家利益的重要产品。因此贸易战只是幌子，科技战才是目的，今天美国以中美贸易逆差这一短期内无法改变的事实相要挟，名正言顺地对中国企业的跨境收购进行封杀，抑制中国科技新势力的崛起，制裁密度与强度已上升到前所未有的高度，为的就是保证美国科技霸主的根基不动摇，这才是其长期战略目的。
我们知道半导体是一个技术密集型且分工很细的行业，一颗芯片的诞生，涉及50多个行业、2000-5000道工序，从设计到制造，再到封装测试，大环节里扣着小环节，细分出的每个环节又都有自己的技术壁垒。抛开光刻设备制造、EDA等老大难外，中国半导体行业目前还面临着怎样的难题呢？
图 | 2019年全球IC设计市场份额，来源：半导体行业观察
其一，目前，美国、韩国、欧洲、日本、中国台湾和中国大陆几乎承担了世界上所有的半导体设计工作。据统计，截至2019年底，我国IC设计企业已达到1780家。就设计水平而言，模拟领域与世界最先进水平差距较大，数字领域发展势头不错，比如华为海思，但当我们的晶圆厂在材料、设备上受到贸易战的影响时，很难做到非常先进的工艺，而数字IC对先进工艺的依赖性又很强。国内最先进的半导体制程工艺当属中芯国际的14nm，而世界晶圆代工龙头台积电已实现5nm量产，台积电董事长刘德音更是在2021年国际固态电路会议上表示，“台积电3nm制程预计今年下半年试产，明年下半年进入量产”。表面上看这是工艺的差距，实质上是下游遍地开花的应用需求与无米下炊的矛盾。到不了7nm、5nm工艺，我们怎么办？
图 | 设计成本随制程升级水涨船高（单位：百万美元），来源：IBS
其二，芯片代工行业迈入10nm工艺后，成本压力越来越高。参考麒麟990流片费用，台积电7nm Plus EUV工艺制作，仅流片费用就高达3000万美元，约合2.1亿人民币。据统计，今天10nm芯片的开发成本已超1.7亿美元，7nm接近3亿美元，5nm超5亿美元。就算价格如此高昂，台积电等代工厂产能依旧满载，客户排队下单。而中国近2000家的芯片设计企业中，大部分是中小企业，一方面是动辄上亿的成本压力太大，另一方面是小客户总是更容易受到代工厂产能波动的影响。如何分解成本压力？如何保证产能？
难道真的没有出路可循？Chiplet和CIDM或可成为当下的权宜之计，下面我们具体来聊聊。
权宜之计一：Chiplet（超贵芯片的省钱设计）
Chiplet就是我们常说的小芯片或者叫芯粒，它的概念其实很简单，就是硅片级别的重用。从系统端出发，首先将复杂功能进行分解，然后开发出多种具有单一特定功能、可相互进行模块化组装的裸芯片，如实现数据存储、计算、信号处理、数据流管理等功能，并最终以此为基础，建立一个Chiplet的芯片网络。
图 | Chiplet示意图，图源：Chinaaet
关于它的历史，芯原股份董事长戴伟民说Chiplet是2015年Marvell的CEO周秀文在旧金山ISSCC上提出的，当时命名为Mochi(Modular-Chip，模块化芯片架构)。但仔细寻迹可以发现，2014年海思与TSMC合作推出的CoWoS(Chip-on-Wafer-on-Substrate，晶圆级封装)产品就有些Chiplet的影子。2016 年，Darpa启动的Chips项目，把这种Chiplet Reuse的想法推到了整个产业界面前，而真正将Chiplet推入大众视野的是AMD的EYPC 系列。
起初，像海思、Marvell这些开始Chiplet 计划的Fabless芯片设计公司是因为内部产品线复杂，但每一款产品的数量都不巨大，新工艺的价格却在不断攀升，降本势在必行。
图 | 基于Chiplet的系统芯片示意图，图源：Cadence
后来，随着集成电路技术的不断发展，芯片设计的复杂度不断提升，近些年摩尔定律越来越难维持，Chiplet被视为延续摩尔定律的重要法宝。上面提到AMD是真正将Chiplet推向市场的功臣，这种架构带来的红利促使AMD追上了Intel，甚至有赶超之势。当然后来英特尔也紧紧跟上，就这两家最会做大芯片的企业说：“也许小芯片更好。” 这在半导体市场上绝对具有强大的引领作用。
图 | AMD EPYC系列，图源：Intel
根据市场研究机构 Omdia（原 IHS）的预测，2024年Chiplet市场规模将达到58亿美元，而到2035年则将达到570亿美元。
图 | Chiplet市场规模快速增加，图源：Omdia
那Chiplet究竟是如何利好本土半导体行业的呢？它能解决7nm、5nm工艺的缺失问题，能做到降本增效吗？
效果端，根据AMD的测算，“采用Chiplet后由于单个芯粒面积缩小，良率有明显提升，成本明显下降；对于多核处理器来说，大量核心都可以采用可复用的小型模块（Core Complex，CCX）来进行复制，节约成本效果十分明显，并且核心数量越多Chiplet技术的作用就越大。”
图 | 芯原股份董事长戴伟民，“Chiplet是更合乎潮流和国情的做法”
可行性端，芯原股份董事长戴伟民在与非网2020年终专题《对话“芯”未来》中曾表示，“对于中国大陆来说，晶圆厂设备受限，很难做到最先进的工艺，但一颗先进芯片中其实只有几块需要最先进的工艺，而另外的可以采用12nm工艺，甚至是22nm工艺，有一些现在中芯国际可以做，针对功能选择最为合适的制程，这对于国内的设计企业和晶圆厂来说是更合乎潮流和国情的做法。当然这些小芯片要连接起来，那就是先进封装的问题，尽管我们的晶圆厂可能落后几代，但是我们的封装是接近最先进水准的，比如长电科技，所以我们基本上可以做这个Chiplet的东西。”
但Chiplet真的可以彻底解决半导体先进工艺短缺问题吗？中科院计算所副研究员王颖在中国计算机大会（CNCC）上表示，“对于当前卡脖子问题，Chiplet作为权宜之计，可以通过异质集成弥补先进IC工艺短板，追求系统级的效能优势，但不能从根本上解决问题，因为到新赛道之后，还是要考验核心技术，例如Chiplet设计方法涉及的2.5D,3D集成制造技术，三维版图设计、电源网络、物理设计仿真等EDA技术。”
权宜之计二：CIDM（进可攻、退可守的搭伙IDM模式）
大约30多年前一些美国、日本和欧洲的IDM(Integrated Device Manufacture,集成器件制造)半导体工厂开始把多余的产能拿来做代工服务，由于纯代工的公司不会与客户竞争，1987年中国台湾积体电路公司（TSMC）成立，此后半导体产业的专业化分工成为一种趋势。因此，今天全球半导体产业主要有两种商业模式，一种是IDM模式，另一种是垂直分工模式。
那究竟国内半导体行业更加适用怎样的模式呢？CIDM又是什么？
图 | CIDM示意图，来源：知乎
CIDM是Commune IDM的简称，就是共有共享式的IDM模式。我们知道成立一家有竞争力的IDM公司条件很多，对资金、产品、设计、工艺、生产、人才等都有很高的要求，这对于当下这近2000家本土半导体设计企业来说是不可能完成的批量式挑战。事实上，这些设计企业目前大都采用的是Fabless模式，也就是上面所说的垂直分工模式，只有少数的模拟IC和分立器件企业是IDM模式，受到中美贸易战和全球芯片代工产能吃紧、价格水涨船高的影响，本土芯片企业面临产能稳定性和成本问题。
图 | “中国半导体教父”张汝京，“CIDM模式进可攻、退可守”
如何分解成本压力，保证产能？“中国半导体教父”张汝京博士在2017集微半导体峰会上曾建议学习新加坡TECH公司，成立CIDM公司。张汝京表示：“如果我们要成立比较先进的IDM公司，一家不容易做起来，但如果是多家与Fab是上下游的结盟，企业加产品互补，一起合作，分担投资，资金的压力大大减少。同时因为投资的人就是公司的客户，他们会优先向CIDM下单买芯片，对于Fab的产能利用率很有保障，对投资人来说他们需要的芯片产能也有保障，对双方都有利。此外，CIDM在许多方面可以比一个先进的代工厂要容易运作些，CIDM开始只要提供10至20种工艺，力量比较集中，所以自家的产能分配可以内部协商。有需要时可以增加产能，如果产能过剩，对外可以向客户提供服务，产能就用上去了，进可攻、退可守。”
结合中国半导体设计企业委外代工“散装”的现状，CIDM模式是目前相对较好的模式，一方面能够整合众多小企业来搞定全产业链，减少对其它厂商的依赖，另一方面又不用承担太多的风险和投资，就能实现资源共享。
写在最后
作为“世界工厂”的中国，消费着全球半导体的40%，有足够大的市场。中美贸易战的两面性告诉我们，除了被卡脖子，对于我们的产业来说也是有好处的。比如，让原本不愿试错的下游的企业尝试本土器件、本土方案，为推动半导体器件国产化提供珍贵的时间窗口期；比如，让我们看清基础材料、设备、EDA等半导体产业链中的薄弱环节，以求对症下药，寻找突破的机会。Chiplet和CIDM或许可以成为分阶段实现国产化关键时期的硬出路，而大量的市场化资本和国家大基金可能加快这一进程。
