50
3D 互连可以降低处理器内核中的延迟。
格罗方德的晶圆间键合技术可以在 300 毫米晶圆上完美地连接起 10 微米的键合点。
芯片代工厂商格罗方德和半导体 IP 设计公司 ARM 共同宣布，他们完成了一项用在测试性的硅 3D 芯片上的设计，该芯片使用了一种可以在每平方毫米面积上构建数百万路 3D 连接的技术。这项技术可以将两块芯片所在的晶圆通过密集垂直排列的铜链路连接在一起。格罗方德和 ARM 一致认为，这种技术可以提升机器学习等应用中的数据流动速度，还可以集成射频、硅光子等不同的工艺。
“多年来我们做了不少预设性的研究，比如当互联密度足够高时，我们的 IP 要做哪些改变。”ARM 研究员 Greg Yeric 在位于得克萨斯州奥斯汀市的研究中心表示。根据 ARM 公司预测，当 3D 连接的间距可以做到 10 微米甚至以下时，芯片设计师就可以使用 3D 连接缩短处理器内核中的“关键路径”，所谓“关键路径”，是指信号延迟最长，从而限制了芯片性能的那些路径。垂直连接可以让关键路径“走捷径”，从一个硅芯片上走到另一个硅芯片上，从而缩短信号延迟。目前，格罗方德的技术已经可以做到 10 微米这个级别。
在面对面的晶圆间键合技术中，IC 之间可以通过晶体管上方、IC 最上层的互联层（图中灰色部分）结合起来。一个晶圆上含有连接到顶部凸块上的硅通孔，用于将芯片连接到封装上。
这种技术被称为“面对面”晶圆间键合。使用这种方法，系统可以分成两个部分，分别在两个晶圆上构建。其中一个晶圆包含一些被称为硅通孔（TSV）的垂直连接，它向下延伸一段距离，直到硅体上。在平常的 CMOS 技术中，这种互联将晶体管结合到硅上面若干个层上构建的电路中，而在晶圆间键合技术中，最顶层包括一个密集的键合点阵列。两个晶圆仔细地上下对齐，然后通过键合点面对面地键合在一起。然后，将晶圆背面上面的大量硅去除掉，以与硅通孔断开连接。最后，将 3D 芯片切割下来并进行封装。
格罗方德和 ARM 合作设计的测试芯片首先用于确定 ARM 的网状互联技术在 3D 芯片中的性能情况，这样他们就可以为产品开发团队确定下来一系列指标。他们将在 2020 年初测试这款芯片。
格罗方德和 ARM 的工程师一致认为，达成目标的最困难之处是缺少能够进行这种 3D 芯片设计的电子设计自动化工具。该团队一直和佐治亚理工学院的 Sung Kyu Lim 教授合作，以期在 2D EDA 工具上实现 3D 设计。此外，他们还和一些 EDA 工具供应商开展了相关合作。
混合键合技术在晶圆之间建立了铜连接。
此外，两家公司组成的联合团队还试图纳入 IEEE 的“可测性设计”标准草案（IEEE p1838），从而让这项设计变得更加复杂了。ARM 和格罗方德希望能够测试晶圆上的芯片在键合之前和键合之后的温度，以确保 3D 芯片的足够良率。ARM 的理论研究工程师 Saurabh Sinha 说，这个项目的大部分工作“都是为了推出 3D 芯片的设计生态系统”。
“我们的目标是让像 ARM 这样的公司以及其它客户能够在工具准备就绪时就能迅速将基于这种技术的芯片推进到大规模量产阶段。”格罗方德全球研发部首席技术专家，副总裁 John Pellerin 说。
与非网编译内容，未经许可，不得转载！
