91
Ramune Nagisetty 正在帮助英特尔在以小芯片为中心的新行业生态系统中建立自己的位置。
小芯片（chiplet）是一种制造系统的方法，这个系统实际上由几个较小的小芯片成，但是从其封装外部看起来就好像所有功能单元都在一颗芯片上一样。在传统的摩尔定律前行的空间日益逼仄之际，小芯片被业界广泛视为可以保持计算行业系统性能继续提升的一种重要举措。支持者表示，小芯片的优势包括更加容易实现专业化的系统、更高的良率等等。但是更重要的是，它们可能会导致无晶圆半导体行业发生重大转变，使得这个行业的目标终端产品可能成为一种在同一个封装内和通用处理器及许多其它专业小芯片组合在一起的小型专用 chiplet。Ramune Nagisetty 是英特尔俄勒冈州技术开发部门的首席工程师和工艺与产品集成经理，她一直致力于帮助开发一个行业范围的小芯片生态系统。近日，她向记者透露了英特尔的小芯片技术。
小芯片是什么？
记者：你怎么定义小芯片，你能不能说明一下为什么小芯片变得重要了？
Nagisetty：小芯片是一块物理硅片。它上面封装了一个完整的 IP 子系统。通过封装级集成，它可以和其它小芯片集成在一起，通常的集成方式是“高级封装集成”和使用标准化的接口。
至于它们为什么重要了，是因为这个世界上不存在一种放之四海而皆准的通用方案。现在，各种计算和工作负荷都出现了爆炸式的增长，所以出现了各种不同的架构来支持这些不同类型的计算模型。基本上，领先技术的异构集成是保证摩尔定律继续发挥作用的一种方式。
记者：你说的异构技术是不是也包括硅之外的一些半导体材料？
Nagisetty：当然，半导体材料不是只有硅一种，还有许多其它类型的半导体材料，比如锗或 III-Vs 这样的东西。将来我们肯定会拥有更多可用的半导体材料，但是今天主要还是硅。
即便小芯片只使用硅，它们肯定也会在不同的工艺节点上实现。它们通常面向不同应用领域进行性能调整，包括数字电路、模拟器件、RF 或者内存技术。
在这里，真正能够发挥小芯片优势的一个地方是内存整合。高宽带的存储器（HBM）是封装内集成异构硅器件的早期成功案例。内存在本质上是一种异构集成，通过使用先进的封装技术，它们获得了飞速的发展。
英特尔的 EMIB 方案
记者：你们英特尔连接小芯片的方法叫做嵌入式多芯片互联桥，这是个什么东西，它是如何工作的呢？
Nagisetty：你可以把 EMIB 看成是将两个小芯片连接到一起的高密度桥，这是能够描述它的最佳方式了。我想，很多人都比较熟悉使用硅互插器作为先进封装基板的想法。硅互插器是一种硅衬底，上面有一些密集的互连结构和内置的硅通孔。它们实现了芯片之间的高带宽连接。
EMIB 在本质上是一种非常薄的硅中介层，上面有密度非常高的互联结构，我们把它们成为微凸块，EMIB 的密度远高于你在其它标准封装基板上发现的那种密度。微凸块是一些微小的焊球，可以把一个芯片连接到另一个芯片上，后者连接到封装内的高密度互联结构上。
基本上，EMIB 会嵌入到标准封装基板中。通过 EMIB，你基本上可以在需要的任何地方实现最高密度的互联，然后可以使用标准封装基板实现其它地方的互联。
这样做有很多好处，比如它的成本优势。硅互插器的成本和它的面积成正比，我们只在需要的地方实现高密度互联。同样，这种方案在整体插入损耗方面也有可圈可点之处，由于材料特性会导致信号衰减，在大部分地方使用标准衬底、仅在需要位置使用 EMIB 这种硅互插器可以降低整体损耗。
记者：英特尔现在把 EMIB 用在哪些芯片上了？
Nagisetty：英特尔实际上有几种不同的小芯片解决方案，我想每一个都谈一谈，因为它有助于揭示我所认为的小芯片未来的三个发展方向。
英特尔现在有两种非常不同的基于 EMIB 的解决方案。第一个是 Kaby Lake-G，我们在这个小芯片上将 AMD 的 Radeon GPU、高带宽内存和我们的 CPU 芯片集成在了一起。
我们使用 EMIB 把 GPU 和 HBM 集成在一起，使用了封装内部的 HBM 接口。然后我们在标准电路板级接口上使用了 PCI Express，用它来继承 GPU 和 CPU。
这种集成方案的真正有趣之处在于，我们使用的外部开发芯片来自多个代工厂，使用了通用的行业标准接口 -HBM 和 PCI Express- 来把它们集成在一起，打造一流的产品。在这种方案下，我们集成的带有 HBM 的 GPU 之前是一个能够独立放在电路板上的组件，现在我们把它集成到了一个封装中。PCI Express 旨在传输长距离信号，在电路设计中比较普遍。当你把它放到一个封装内时，虽然实际上它不一定是最优的解决方案，但是这是部署最快的一种方案，因为我们利用了现在电子工业中已经存在的接口，而不用重新开发一种用在封装内、可实现最优连接的接口。
记者：这种集成能够提供哪些优势？
Nagisetty：我觉得，最大的优势在于外形尺寸的缩减。对于移动游戏来说，能把小芯片放在笔记本电脑中非常重要。从本质上来说，你总是需要在外形尺寸、功耗和性能之间来回权衡。这种集成实现了真正的优化，能够以尽可能小的尺寸实现同类最佳的性能和功耗。
记者：还有没有其它小芯片的例子？
Nagisetty：我要举的下一个例子是 Stratix 10 FPGA。它实际上是英特尔首次展示的 EMIB 解决
方案。Stratix 10 的中心是一个英特尔的 FPGA，围绕着它有六个小芯片。其中，有四个是高速收发器，两个是高带宽内存，它们都封装在一个封装之中。这个例子中集成了来自三家代工厂、使用了六种不同的代工节点生产出来的小芯片。因此，Stratix 10 进一步证明了不同代工厂生产的器件的互操作性。
此外，这颗芯片中使用了一种被称为 AIB 的行业标准硅片到硅片接口，这是英特尔的高级接口总线。这是英特尔专为这种芯片设计的总线接口标准，它是实现封装内部高带宽、逻辑到逻辑器件互联的重要支撑。可以说，HBM 是用于内存集成的第一个标准，而 AIB 是用于逻辑器件集成的第一个标准。
AIB 这个接口可以和英特尔的 EMIB 解决方案和硅互插器等竞争性的解决方案一起使用，但是这个接口和作为这个生态系统核心的 FPGA 的真正伟大的地方在于，它们证明了混合搭配的 FPGA 方案是可行的方案。有很多不同的公司和大学正在 DARPA 的 CHIPS（通用异构集成和 IP 重用策略）计划的资助下使用 AIB 创建小芯片。
记者：还有第三个例子吗？
Nagisetty：我要谈的第三个例子是英特尔的 Foveros 解决方案，这是我们的逻辑组件上堆叠逻辑组件的芯片方案，我们在去年 12 月份首次提到该方案，并在今年一月份的 CES 展会上发布了一款产品 -Lakefield。这也是一种小芯片集成，不过它不是水平堆叠，而是垂直堆叠。
这种集成类型使得您可以在两个小芯片之间获得极高的通信带宽，但是和前面那些使用通用标准总线的方案不同，Foveros 基于内部专有接口，而且这两个小芯片的耦合性很强，它们基本上都是共同设计的，必须在一起进行分层规划，以管理供电输送和散热这些事情。
对于这种逻辑组件上堆叠逻辑组件方案，可能需要更长的时间才能把它演化成一种工业领域的标准。因为它这上面的芯片基本上都是共同设计的。在逻辑组件上堆叠内存可能会是最先衍生出三维堆叠开发标准的地方。
集成的工程性问题
记者：在设计堆叠芯片时，需要注意那些事项？
Nagisetty：散热是最大的问题。其实，你也可以想象，硅片堆叠会让任何类型的散热问题都变得更为棘手。因此，我们确实需要继续规划分层，以适应、调整各个热点。此外，我们还需要考虑整个系统的架构设计问题。三维堆叠不仅仅涉及到物理架构，它能一直影响到架构决策，而且是整个 CPU/GPU 和系统的架构。
而且，如果我们想要它实现任何一种类型的互操作性，就需要有支持可互操作的材料。此外，为了支持互操作性，需要做很多事情。不过，最大的挑战还是在散热上，供电输送和电源管理的挑战也不容小觑。
新的测试技术和标准
记者：为了推进小芯片，现在还需要哪些标准？
Nagisetty：围绕测试的行业标准非常重要。通常而言，我们对一个完整的封装里的部件进行测试。我们需要把一个“已知良好的硅片”（我们知道它能正常工作的小芯片）放到封装内，这样就不会最终生产出一个其它小芯片工作正常、但是由于单个小芯片失效导致无法正常工作的大芯片。所以我们需要一个确认硅片工作正常的策略，需要一种测试策略。
此外，我们需要多家小芯片供应商对电源和热管理的支持。这就意味着，为了管理大芯片的电源和散热，我们需要把所有这些需要集成的小芯片的电源和热管理做好。
还有电气操作性，我们去年发布的 AIB 接口实际上只是一种物理层级别的标准，只定义了电气和物理接口，我们还需要上层协议标准。
最后一个也很明显，就是机械标准，微凸块的放置和它们之间的路由也需要标准来支持互操作性。
记者：你能不能多告诉我们一些关于“已知良好芯片”的问题，小芯片测试和之前有何不同之处？
Nagisetty：嗯，小芯片测试真的很不一样。因为完全保证被测试的小芯片是“已知良好芯片”通常基于对封装器件的热测试。所以，你需要在把小芯片放入封装之前测试这些裸片。测试封装好的器件、给封装好的器件都比裸片更容易，其它也是。所以，当你对裸片测试时，怎么加探针，怎么探测都会带来挑战，你需要设置额外的精细 pad 来放探针。
还有一件事，就是为了对裸片进行独立测试，你必须把时钟和其它任何为了支持完全测试必须具备的东西都设计到小芯片中。小芯片之间不能相互依赖才能完成测试，它们必须在放在封装内部之前独立地、完整地测试。
这个领域现在还有一些挑战没有解决。而且它非常重要，你可以想象一下，现在你有一个封装了很多小芯片的组件，这个封装好的器件比较贵。如果有任何一个小芯片坏掉了，而且没有冗余或者无法修复，那么你只好丢掉这个器件，而这里面还有很多可以正常工作、有一定价值的小芯片。
记者：小芯片的一个优势是不是可以带来更好的良率？因为它们体积更小，更容易提高良率？
Nagisetty：小芯片确实容易提高良率，这是这种方案得到应用的原因之一，但是这并不是唯一的原因。要想提高良率，还要取决于能否在最终封装之前独立、完整地测试它们。
小芯片将带来哪些改变？
记者：小芯片将如何改变人们设计半导体器件的方式？
Nagisetty：我们可以在高带宽内存集成上看到一些变化，它广泛应用于 GPU 和高性能系统中的 AI 处理器中。所以，在这种情况下，小芯片和内存的封装集成确实已经改变了芯片的设计和集成方式。
小芯片的协同设计肯定会成为一个重要的发展领域。我认为将要发生的一件事情就是，我们的芯片将会有独家供应商提供小芯片。这样的话，它们在架构上怎么划分呢？我们怎么基于这些已有的构建模块设计出最佳的产品出来呢？我认为，这真的是一场革命，一个全新的行业生态系统将围绕它展开并发展起来。
能够理解来自不同小芯片供应商的需求，并将它们的需求在架构及其边界上体现出来将会变得非常重要。仿真工具和方法学很重要。是的，小芯片将改变我们设计芯片或设计封装的方式，随着时间的演变，它也肯定会改变半导体世界的生态系统。
记者：关于这个生态系统，你能多提供一些信息吗？十年后的初创无晶圆厂设计公司将会是什么模样？这场小芯片革命将怎么样改变这些初创企业要发力的方向:
Nagisetty:我认为，对于初创无晶圆厂设计公司来说，现在真的是一个非常激动人心的时刻，因为，使用小芯片方案，初创公司完全可能创建一个更小型的 IP 子系统，当被集成到大芯片中时，这个子系统非常有价值。
DARPA CHIPS 计划的目标之一是支持 IP 重用，并降低生产产品时的整体非经常性工程成本。小芯片方案使得初创无晶圆厂设计公司能够专注于他们非常擅长的 IP 部分，而不用担心其它的部分，其它的是其它公司和集成公司操心的事。
我确实认为，小芯片方案能够帮助初创无晶圆厂设计公司快速启动，这也是 DARPA 计划的另一个更重要的支持目标，即电子复兴计划。因为，随着半导体工艺的发展，能够支持先进高端工艺的公司越来越少了，小公司的创新能力也受到了负面影响。小芯片方案为更多的创新开辟了新的道路，特别是对那些初创无晶圆厂设计公司更是如此。我认为，小芯片将成为未来创新的平台，这对整个半导体行业来说非常重要，这就是为什么我认为现在是一个非常激动人心的时刻，因为我们将会看到很多变化的发生，并且有很多机会见证并推动它的发展。
记者：当创业公司和小公司能够有效参与进来之前，小芯片的发展有多快？
Nagisetty：最近发生了一些事情。 有一个名为 ODSA（开放性的领域专用架构）的新行业论坛，它正在成为一个被称为“开放计算机化”的行业协作的一部分。很多公司都在参加 ODSA 会议，并且表现出对使用封装级集成和小芯片方案的兴趣。最近还发布了一个计算快速链接（CXL），它可以作为加速器的接口。
看起来，支持这种新型生态系统的很多事情正在迅速发生。我真的很难预测它的发展速度，但是我觉得，也许短短几年它的生态系统就能发展起来。而且我们已经发现了一些早期发展的证据。
记者：当小芯片最终集成到基底或者封装中时，它是否需要某种程度的智能？
Nagisetty: 嗯，关于智能，我只能说我们将会看到它会如何演变。这实际上是一种架构上的决策，我认为这里有各种各样的可能性。当把智能放到基底上，在它上面堆叠另一个基底，可能会有层次结构。
记者：在小芯片技术的开发上，英特尔下一步怎么走？
Nagisetty: 我可以告诉你的是，我们现在已经在市场上展示出来的东西就是我们将来如何创造几乎所有小芯片产品的例子。你有看到了，在这市场上我们有多个赛道，我们也是刚刚开始朝小芯片的方向发展。不过，有这几种方案和产品在手，我们肯定将在未来几代产品中处于极好的领先位置上。
与非网编译内容，未经许可，不得转载！
