MIS封装起飞在即

MIS 在模拟、功率 IC 和数字货币等领域作为一种新型封装方式而出现。

基于一种新兴技术 MIS 的 IC 封装正在积蓄动力。

日月光（ASE）、嘉盛（Carsem）、长电科技（JCET）/ 星科金朋（STATS ChipTAC）、宇芯（Unisem）等都在开发基于 MIS 基板的 IC 封装技术，目前在模拟、功率 IC、及数字货币等市场领域迅速发展。

MIS 封装采用特有的基板材料，开始主要用在一些特定的 IC 封装上。MIS 基板目前有多家的供应商在进行开发及销售，因此封装厂可以从多家厂商采购，然后进行 IC 封装。有人认为 MIS 基板是一种引线框。

MIS 与传统的基板不同，包含一层或多层预包封结构。每一层都通过电镀铜来进行互连，以提供在封装过程中的电性连接。MIS 支持单芯片或多芯片封装，为超薄、高密度细节距封装提供方案。它可以被用于开发先进的引线框封装、倒装芯片封装、模组封装及系统级封装。

图 1：预包封的 MIS 引线框架

来源：宇芯 Unisem

图 2：基于 MIS 的 IC 封装

来源：Prismark，QDOS

表面上，MIS 类似于扇出型（Fan-Out）晶圆级封装。它们之间最大的区别是，MIS 在 I/O 和密度方面稍加逊色。因此，在实际封装使用中，MIS 主要跟目前一些已经比较成熟的中端封装进行竞争。

MIS 已经存在了近十年，但市场刚刚开始起来。“（MIS）由于其先进的布线能力和可靠性，在高、低功率应用上都很适用，” 日月光工程技术营销总监 Mark Gerber 说。

此外，MIS 还为客户提供了一种新的封装选择，以及现有封装的一种潜在的替代方案。“出货量在这几年不断上升，”Nokibul Islam 说。“可以用 MIS 来替代一些传统的如 QFN 封装或基于引线框的封装，因为 MIS 具有更细的布线能力，更优的电和热性能，和更小的外形。”

还有， MIS 封装被锁定用于数字货币芯片的封装，进入了数字货币服务器市场。这个市场的量是非常巨大的。当然也有一些人开始考虑数字货币市场是否或者说何时可能结束。

什么是 MIS？

MIS 是在 2010 年左右开发的，长电科技是最早期的开发者之一，然后将这项技术授权给其兄弟公司芯智联（MISpak）。

MISpak 开发和销售 MIS 材料给封装厂（OSAT），其他 MIS 基板供应商还包括 ASM、PPT、QDOS 和 SIMMTECH。

因此，封装厂购买 MIS 基板有更多的选择。然后，在封装过程中，把芯片放在 MIS 基板上进行封装，最后形成 MIS 封装。

图 3：矽品的倒装 MIS BGA 封装（FC-MISBGA）

来源：TechSearch International，矽品精密 SPIL

随着时间的推移， MIS 业务规模开始迅速成长。2017 年，仅芯智联（MISpak）一家就预计出货 25 亿颗，而在 2010 年，其出货量仅 2000 万颗。在 MIS 封装领域，芯智联（MISpak）宣称其大约有 30 多家终端顾客。当然这中间还没包括其他 MIS 供应商的出货量。

图 4：芯智联 MIS 基板出货量

来源：芯智联 MISpak

MIS 与传统 IC 封装基板不同。传统封装采用的是有机基板，这是基于 PCB 类材料的多层基板技术。在封装中，芯片置于基板之上。

“MIS 技术的特点是，它是从包封技术引申发展出来的。在 MIS 基板中，铜布线是嵌入式的。因此，这种嵌入式结构就可以做到更细的布线，” Nokibul Islam 说。

MIS 还具有其他的一些特性。“它使用包封料作为各层之间的绝缘材料，” Mark Gerber 说。“当你使用该类型的引线框，并在此上进行封装，那么封装的包封料与引线框的材料特性就是相似的。因此，从吸潮性或功能的角度来看就非常好。”

目前制作 MIS 基板的方法有多种。MIS 最早是以尺寸 250mmX70mm 的长条形出现。MIS 制作需要经过一系列的工艺步骤，如蚀刻、研磨、光刻、包封和电镀。

比如，单层 MIS 工艺流程，往往从载板开始。“在金属载板上，通过电镀铜来制作基板的布线，”Nokibul Islam 解释道。“所以在完成电镀铜后，下一步就是去除光阻膜工艺。”

在去膜后。“就开始进行包封。然后研磨包封料进行减薄，达到所要求的厚度。最后蚀刻载板，”Nokibul Islam 说。

图 5：MIS 基板制造工艺流程

来源：长电科技 JCET

对于 MIS 封装，该技术最有优势的是薄型、I / O 在 150〜200 之间的封装。但该技术受限于 25μm 左右的线宽线距，这意味着它主要面向中端应用。线宽线距是指封装中的金属布线。

对比来看，主要用于高端应用的扇出型封装（Fan-Out），其标准密度是： I / O 小于 500 的封装，其线宽线距在 8μm 以上；而高密度扇出型封装，其 I / O 大于 500，线宽线距小于 8μm。

同时，MIS 材料本身相对较薄。该类基板在封装过程中容易出现翘曲及均匀性问题。产量和成本问题则另论。

“不同的应用需求在设计灵活性和封装厚度方面需要特殊的封装材料，” ASM 材料业务部市场副总裁 Ho Kwok Kuen 说。“相比引线框架，ABiT-MIS 有能力可以生产出要求高、线路复杂的预包封基板。但是，为了达到设计的解析度需要更多的工艺步骤，因此为了达到最终产品的良率目标，我们需要高度关注在每一个工艺过程中如何实现更高的良率。”

除了设备，ASM 也提供引线框架和 MIS 封装材料。这里是指 ASM 加层互连技术（ABiT，ASM Buildup Interconnect Technology ）。

尽管面临种种挑战，但是 MIS 市场还是迅速成长。“在过去的两年里，我们已经看到了许多客户希望使用 MIS 封装来满足数字货币挖矿应用的需求。”Ho 说，“MIS 不仅在通讯领域射频封装的市场份额不断增加，其实在电源管理和汽车应用方面的需求也在不断增加。”

同时在市场上， MIS 也是面临着激烈的竞争。这里指“Fan-Out”技术，尽管 MIS 并不会与 Fan-Out 技术竞争。其实 MIS 主要是与引线框封装和 LGA 封装进行竞争。“MIS 的应用领域主要是介于标准 QFN 封装和简单的双层基板两者之间的封装。”宇芯北美区副总裁 Gil Chiu 说。

引线框封装包括若干封装类型，诸如四面扁平无引线（QFN）和四面扁平封装（QFP）。引线框是金属框架，芯片粘贴在框架上，使用细导线进行连接。

图 6：QFN 封装

来源：维基百科

QFN 是成熟、价格低廉且可靠的封装方式，因此在模拟、汽车电子、物联网、RF 等市场方面，QFN 的需求巨大。通常来讲，虽然 QFN 是一个 I / O 能力有限的单层技术，但是“如果你可以用 QFN 实现，你显然会这么做，因为 QFN 的成本比 MIS 更低，”Chiu 说。“但是当你使用 QFN 时，你要接受间距的限制。”

MIS 还与 LGA 封装技术竞争。LGA 在封装底部有用于连接的金属焊盘阵列。LGA 适用于模块、处理器等产品。

封装结构

来源：美信集成 Maxim

MIS 相比 LGA 更便宜，但功能更少。然而，宇芯公司认为 LGA 有时会受高昂的材料成本、连接孔（Via）成型成本等影响。

因此，QFN 和 LGA 都有一些缺点，这里就是 MIS 的用武之地。例如，IC 设计公司可能会在给定的工艺节点有现成的芯片设计，且芯片封装采用 QFN 封装。在这个假设的例子中，供应商会面临一些挑战。“客户基本上会说，我有一个现成的方案，我不想改变我的芯片，我不希望缩小我的芯片，但我想缩小我的封装，我希望得到一个更薄、更小尺寸的封装，”Chiu 说。

一种有效的解决方案就是从 QFN 封装转向 MIS 封装。通常，你可以采用与引线框封装相同的芯片，用在 MIS 上进行封装。MIS 封装可以做到跟 QFN 封装类似，但 MIS 可以有更多的 I / O 和更好的性能。

采用 MIS 封装，基本上可以和其他封装类型一样，例如：倒装芯片、模块和 SiP。“MIS 技术是不同的。它本质上是一种积层工艺。它可以让你实现更密的金属布线。因此，您可以缩小封装，而同时保持相同的芯片尺寸，”Chiu 说。“使用 MIS，客户不必花费时间或资源来重新设计一个更小的芯片以及不必缩小芯片的外形。采用 MIS，你可以让产品获得额外的。它可以让你保持与现成方案的匹配。所以，MIS 在相同的成本下可以为您提供更小的封装。”

“搭上”或“错过”？

一段时间以来，一些 OSAT 厂已经不断出货 MIS 封装。但是每个供应商都有不同的战略。

长电科技 / 星科金朋已经出货了各类基于 MIS 技术的 Chip-on-lead、FC、模组及 SiP 封装产品。“MIS 具有其特定的优势。最优的是低 I / O 数的高功率、高散热的应用。” 长电科技的 Islam 说。

到目前为止，业内主要出货的是线宽线距在 25/25μm 的单层 MIS 封装。“对于未来的市场，我们目前正在做更高的解析度，这意味着更细的线宽线距，以及更轻薄的外形，”Islam 说。“两年以后，它可以做到 15/15μm 的线宽线距。”

此外，长电科技 / 星科金朋以及其他厂商都在全力致力于基于 Ajinomoto 的 ABF（Ajinomoto Build-up Film）膜技术的更先进的工艺。使用激光成型和直接电镀铜，ABF 可以使 MIS 做到线宽线距达 12/12μm 的多层基板，这样可以实现二层、三层及四层的多层封装。

图 8：Ajinomoto 的 ABF 膜

来源：Ajinomoto

“使用 ABF 膜，MIS 的工艺流程基本完全是一样的。我们只是使用更厚的 ABF 膜来替代包封料，我们可以提供这种类型的多层 MIS 基板，”他说。“在今年年底左右我们就会开始使用基于 ABF 膜的两层或三层 MIS 基板。”

日月光的 MIS 封装也正在成长中。日月光的 MIS 技术被称为 C2IM / MIS。“MIS 可以让你做到型同 QFN 封装而同时具备精细节距布线能力的封装，” 日月光的 Gerber 说。“（有些客户）非常坚持使用 QFN 封装，但是有布线能力的限制。当你可以进行 20/20μm 或 30/30μm 的布线，这就一下子为他们提供了一层布线金属层的解决方案。”

除了 C2IM / MIS，日月光还提供另一个竞争性的技术叫“ChipLast 扇出封装”，这不同于现行的扇出型封装。“它本质上是一个芯片后置的工艺，这就意味着它是一个倒装芯片工艺，”Gerber 说。“ChipLast 扇出封装是一个根据布线密度使用两种不同绝缘材料，而只有一层金属布线的无芯基板工艺方案”。

此外，相对于 MIS 基板，日月光还有另一个选择方案叫做 aS3 +。“aS3 +是一个嵌入式线路（ET）的无芯有机基板，这个技术也可以提供与 C2IM / MIS 类似优势的方案。此外，aS3 + / ET 基板可以做到三层或更多层布线，而在这方面 C2IM / MIS 相对比较欠缺，”他说。“aS3 + / ET 可以使用传统绝缘材料或 ABF 绝缘材料。同时由于不需要芯板材料以及其制造工艺流程和它内在的结构特点，它可以带来有利于更高速度连接的层间超低电感，同时不失成本竞争力及可靠性 ”。

对宇芯来讲，他们看到的是 MIS 封装的三个应用。这些封装都可以做到整体厚度达到 0.33 毫米或更低。

第一种应用是该公司所谓的空腔，芯片封装在这个封装体的空腔里。“我们正在利用 MIS 实现介于基板封装与 QFN 封装之间的细间距芯片倒装封装，在这方面可以一展身手，”宇芯的 Chiu 如是说。“我们同样还在考虑使用 MIS 进行系统级封装，这对于 LGA 标准模块封装来说，是一个成本更低的方案。”

对于 MIS 来说，最大的市场是电源 / 功率 IC。另一个驱动因素是数字货币 IC 封装。展望未来，MIS 可能会超出这些市场。“好消息是，我们看到越来越多的常规产品也在考虑是否使用 MIS 封装 .”Chiu 补充说。

MIS封装起飞在即

相关推荐

电子产业图谱