100
昨天，英特尔在北京举办“精尖制造日”活动，本次活动可谓云集了英特尔制程、制造方面最权威的专家团，闭关修炼的英特尔终于秀出了它的 10nm 工艺。并笑称：“老虎不发威，你当我是病猫？”
这个让英特尔憋了许久的一招“绝技”到底有多牛叉？我们先回顾一下此次活动，英特尔给外界透露了哪些消息。
首先英特尔的执行副总裁兼制造、运营与销售集团总裁 Stacy Smith 表示，摩尔定律不会失效，且英特尔正在沿着该定律勤勤恳恳的向前推进着。不过，节点在进化的途中面临着时间越来越长的困境。这个难题怎么破解呢？
此时英特尔秀了一下“超微缩技术”，表示该技术让英特尔能够加速推进密度的提升，借助节点内优化，产品功能每年都可实现增强。具体优势可以见下图：
超微缩技术的使用，英特尔的 14nm 制程工艺更加优秀。虽然同为 14nm，英特尔的芯片密度更高，性能更强。其它的 10nm 制程工艺，仅相当于英特尔 14nm 工艺制程的芯片密度。
Stacy Smith 认为英特尔在 14nm 制程工艺上保持着大约三年的领先性。
（这句话咋这么耳熟呢？毕竟我们不止一次听到英特尔自夸自己的制程工艺比友商领先。这些友商又是谁呢？英特尔在活动上说：拥有领先逻辑晶圆厂的公司数量已经越来越少，众多公司已经被淘汰出局。目前在 14-16nm 节点只剩 4 家（英特尔、三星、台积电、格芯），且仅有 2 家（英特尔、三星）有一体化的器件生产能力。）
随后，英特尔秀了一下业务实力，2016 年全球晶圆代工收入为 530 亿美元，其中高端技术（28/20/16/14nm）代工收入 2016 年达到 230 亿美元。英特尔将致力 22/14/10nm 工艺节点的晶圆代工，发力高端市场。
最后，大戏登场——10nm 晶圆。
英特尔高级院士、技术与制造事业部制程架构与集成总监 Mark Bohr 负责介绍了相关细节。
一开始就表示，英特尔是首家做到 22nm FinFET 的公司，比竞争友商至少领先三年。
Mark Bohr 说，14nm 到 10nm 所花费的时间超过两年，但密度提升非常可观。晶体管密度每两年提高约一倍，10nm 每平方毫米晶体管数量超过 1 亿个，而 14nm 每平方毫米晶体管数量只有不到 4000 万个。
Mark Bohr 介绍了 14nm 超微缩相对于 22nm 超微缩的领先性，同时也介绍了 10nm 相对于 14nm 超微缩的技术差异。他说，22nm 到 14nm 再到 10nm，第三代 FinFET 晶体管有了极大的突破。10nm 鳍片的高度较 14nm 提高 25%，间距缩小 25%，超强的微缩能力和全新特性将晶体管密度提升了 2.7 倍。
最后的最后，我们显然会看到与手机发布会一样的友商对比图。如下：
迟到英特尔为啥还这么自信？
虽说英特尔在会上表示自己是首家做到 22nm FinFET 的公司，且比友商技术至少领先三年。但好汉不提当年勇，22nm 之后的江湖却又是另一场血雨腥风。
2014 年英特尔推出了 14nm 工艺，之后仅一年不到的时间，三星也推出了自家的 14nm 工艺，随后台积电也推出了其 16nm 工艺。2015 年下半年发布的苹果 iPhone 6s 所搭载的 A9 处理器就分别采用了三星的 14nm 工艺和台积电的 16nm 工艺。去年年底，三星和台积电又相继推出了自己的 10nm 工艺，这也比英特尔的 10nm 工艺早了将近一年的时间。
这就相当尴尬了……
曾经的江湖工艺排行第一把交椅的英特尔就这么凉了？显然，它不会坐以待毙。
在大伙都在议论纷纷时，英特尔高级院士 Mark Bohr 用半导体行业权威刊物《IEEE Spectrum》的撰文作出回应。关于自家 10nm 工艺，他表示在技术、成本方面都有巨大优势，10nm 工艺的晶体管密度不但会超过现在的自家 14nm，还会优于其他公司的 10nm，也就是集成度更高，栅极间距将从 14nm 工艺的 70nm 缩小到 54nm，逻辑单元则缩小 46％，这比以往任何一代工艺进化都更激进。
这段话背后的意思很明显：友商在玩数字游戏！而我英特尔就是个“老实人”。
数字游戏
摩尔：集成电路所包含的晶体管每 18 个月就会翻一番。
摩尔应该不会想到，自己的一句话成了一个定律且让世界级厂商为追求更小的数字而疯狂。
这个数字背后，指的是“线宽”，精确一点而言，就是金属氧化物半导体场效电晶体（MOSFET）的闸极长度（Gate Length）。
更具体的原理如下：（经过与非小编测试，下面一段话具有催眠作用，请谨慎阅读。）
场效电晶体用闸极来控制电流的通过与否，以代表 0 或 1 的数码讯号，也是整个结构中最细微、复杂的关键，当闸极可以缩小，电晶体体积也能跟着缩小，一来切换速度得以提升，每个芯片能塞入更多电晶体或缩小芯片体积；再者，当闸极长度愈小，闸极下方电子通道愈窄，之间的转换效率提升、能量的耗损也能降低，收减少耗电量之效，但当闸极太薄，源极与汲极距离愈靠近，电子也可能不小心偷溜过去产生漏电流，加以也有推动力不足的问题，这也是为何制程微缩难度愈来愈高；台积、英特尔与三星群雄间争的你死我活的原因。
不过我们把话题再拉到这场数字游戏中，英特尔说三星和台积电灌水，那到底灌水没灌水呢？
半导体芯片和系统还原工程与分析厂商 ChipWorks、Techinsights 与半导体分析厂商 Linley Group 都对台积电、三星、英特尔 16/14 纳米做过比较。
从 Linley Group 与 Techinsights 实际分析的结果，包含英特尔、台积电与三星在 14/16 纳米实际线宽其实都没达到其所称的制程数字，根据两者的数据，台积电 16 纳米制程实际测量最小线宽是 33 纳米，16 纳米 FinFET Plus 线宽则为 30 纳米，三星第一代 14 纳米是 30 纳米，14 纳米 FinFET 是 20 纳米，英特尔 14 纳米制程在两家机构测量结果分别为 20 纳米跟 24 纳米。
英特尔：纳尼？
调研 The Linley Group 创办人暨首席分析师 Linley Gwennap，在 2016 年 3 月接受半导体专业期刊 EETimes 采访时，也透露了晶圆代工厂间制程的魔幻数字秘密，Gwennap 指出，传统表示制程节点的测量标准是看闸极长度，但在行销的努力下，节点名称不再与实际闸极长度相符合，不过，差距也不会太大，Gwennap 即言，三星的 14 纳米约略等于英特尔的 20 纳米。Gwennap 认为，台积电与三星目前的制程节点仍落后于英特尔，以三星而言，14 纳米制程称作 17 纳米会较佳，而台积电 16 制程其实差不多是 19 纳米。
但美国知名财经博客 The Motley Fool 技术专栏作家 Ashraf Eassa 从电子显微镜图来看，认为英特尔、三星甚至台积电在三者 14/16 纳米制程差距或许不大。Ashraf Eassa 对比英特尔 14 与 22 纳米，以及三星 14 纳米的电子显微镜图，其指出，英特尔 14 纳米侧壁的斜率要比 22 纳米垂直，根据官方的说法，这能使英特尔的散热鳍片（fin）更高更瘦，以提升效能。
而三星 14 纳米制程电子显微镜图相较起来，和英特尔 14 纳米制程还比较相近，加以 Ashraf Eassa 用台积电宣称 16 纳米 FinFET Plus 能比三星最佳的 14 纳米技术在相同功率下，效能能比三星提升 10% 来推测，台积电 16 纳米 FinFET Plus 的晶体管结构应与三星相差不远，甚至鳍片（fin）会更加细长。
当然，我们并不能说“线宽”就是技术实力，背后还要考虑很多因素。
不过专业人士认为，英特尔的 10nm 的确要厉害一点。不然憋了这么久，岂不是白忙活了。然而，台积电三星已经靠 10nm 技术赚很多钱了，英特尔现在来“抢钱”还来得及不？
更多文章，欢迎访问《与非网英特尔专栏》。
与非网原创文章，未经许可，不得转载！
