18
随着技术和应用的发展，电子产品要求 IC 的密度越来越高，精度越来越准，扇出晶圆级封装 (FOWLP) 等先进封装技术逐步兴起，IC 设计和封装设计领域的融合也愈发明显。这就为现有的传统设计方法带来了非同寻常的挑战，因此迫切需要更为高效的全新流程、方法和设计工具。从设计阶段进入制造阶段时，现有工具往往效率偏低，甚至完全无法使用。针对先进 IC 封装设计，Siemens 业务部门 Mentor 推出了 Xpedition 高密度先进封装(HDAP) 流程。
Mentor 亚太区 PCB 业务发展总监 Julian Sun 介绍，“这个端到端解决方案结合了 MentorXpedition、HyperLynx 和 Calibre 技术，实现了快速的样机制作和 GDS Signoff。相比已有的 HDAP 方法和技术，全新的 IC 封装设计流程提供了更快速、更优质的结果。Xpedition HDAP 设计环境能够在几小时内提供更早、更快速和准确的“假设分析”样机评估，相当于现有工具和流程几天或几周的工作量，使客户能够在详细实施之前探索和优化 HDAP 设计。”
Xpediton 拆分为二，HDAP 流程快速实现设计捕获和原型设计
在芯片封装中，内容的增加会促使面积和层数增加，面积和层数又决定着成本大小，几乎所有厂商都在花大力气控制成本。封装中内容的增加也使芯片面临电能不够，散热增加的问题，以前的 2D，2.5D，3D 显然无法满足需求，如今厂商更多采用集成电路的方式。工程师在电路设计中需要注意很多问题，例如：由于信号上有尖端电流，IC 的引脚、边角上不可放信号，同时工程师要知道哪些引脚接地，以及地引脚的数量。如果要求一个工程师把 2000 个引脚的原理图通过人工的方式进行优化，所花费的时间不可想象。如果把这些都放到 EDA 系统中让程序自动连接，原来需要两周才能优化好的电路设计，现在十几分钟就可以完成，节约大量的时间。另外，有了 EDA 仿真工具的帮助，工程师可以做个各种尝试，快速确认哪种设计最符合设计要求。
Mentor 推出的 Xpediton 产品原来主要帮助工程师进行 PCB 设计和 IC 封装，后来的 Xpedition 多板系统扩展到系统设计、线束设计，每个环节都可以多人协同工作，无需拆分，避免多次合并，从而实现最大限度地提高团队工作效率。Julian Sun 表示，“Xpediton 产品已经具有高集成度，但是在整个设计过程中资料需要在不同平台进行交互，因此 Mentor 将 Xpediton 的两个功能拆分为 Xpedition Substrate Integrator 工具和 Xpedition PackageDesign 技术，前者可快速实现异构基底封装组件的样机制作，后者可确保设计 Signoff 与验证的数据同步。”
图 1：XpeditionSubstrate Integrator 界面图
如图 1 所示，XpeditionSubstrate Integrator 是一个图形化、快速的虚拟原型设计环境，能够探索异构 IC 并将其与中介层、封装和 PCB 集成。它采用基于规则的方法优化连接性、性能和可制造性，提供了针对整个跨领域基底系统的快速且可预测的组件样机制作。
图 2：Xpedition Package Designer 工具界面
如图 2 所示，Xpedition Package Designer 工具是一个完整的 HDAP 设计到掩模就绪的 GDS 输出解决方案，能够管理封装物理实现。Xpedition Package Designer 工具使用内置的 HyperLynx 设计规则检查 (DRC) 在 Signoff 之前进行详细的设计内检查，并且 HyperLynx FAST3D 封装解析器提供了封装模型的创建。直接与验证工具 Calibre 集成，然后提供流程设计套件(PDK) Signoff。
代工厂和测封厂不断靠近，HDAP 提前满足两者需求
目前芯片的生产制造和测封还处于分离状态，两者互不干涉，但是我们也看到代工厂和测封厂也在向更深的业务领域延伸。代工厂涉足测封领域会更好地释放低端产能，测封厂涉足代工领域可以完善自身业务，提升行业竞争力。但就成本而言，代工厂做测封没有价格优势，而测封厂做代工也没有技术优势。从产能需求来看，目前高端产品制造需求旺盛，代工厂的产能尚且不能完全满足，因此还没必要考虑做测封；从设备端来看，测封厂商在不断增加精密设备，技术能力没达标之前也无法涉足高端产品制造。
图 3：代工厂和测封厂的业务在不断靠近
不管是代工厂和封测厂，都是芯片制造的必经流程，EDA 软件在两者中已经被广泛应用。如果电子设备小型化一直继续，代工厂和测封厂之争就可能发生竞争。现有的设计流程面对新制程的时候是痛苦的，他们希望有新的工具来协助他们把技术做起来，从而带动这个产业。设计工具的优势就在于在制程能力上没有问题，可以协助代工厂和测封厂解决这些问题。
图 4：HDAP 的设计流程
Xpedition HDAP 流程与两个 Mentor HyperLynx 技术集成，实现 3D 信号完整性 (SI)/ 电源完整性 (PI)，以及流程内设计规则检查 (DRC)。封装设计师可使用 HyperLynx FAST3D 场解析器进行提取和分析，进行 SI/PI 3D 模型仿真。HyperLynx DRC 工具可轻松识别和解决基底级别的 DRC 错误，通常能够在最终流片和 Signoff 验证之前发现 80%-90%的问题。
与 Xpedition Package Designer 工具集成之后，Calibre 3DSTACK 技术可提供 2.5D/3D 封装物理验证。IC 封装设计师可以在任何工艺节点对整个多芯片系统进行设计规则检查(DRC) 和布局与原理图 (LVS) 检查，而无需破坏现有工具流程或要求新的数据格式，从而极大地减少了流片时间。
建立 OSAT 联盟计划，推动 HDAP 技术发展
为了使无晶圆厂客户能够更轻松地采纳新兴的 HDAP 技术，Mentor 还推出了外包装配和测试 (OSAT) 联盟计划，该计划包含了针对验证与 Signoff 流程的经验证的设计流程、工具套件和最佳实践建议，旨在创建能够实现最优质结果的 HDAP 项目。Mentor 将为 Mentor OSAT 联盟成员提供软件、培训、流程的最佳实践方案，以及合作营销双方产品的机会。 目前，Amkor Technology 公司已经成为首个 OSAT 联盟成员。
众多公司正在寻找经验证的集中式 FOWLP 解决方案，能够结合晶圆代工厂和 OSAT 设计和制造 Signoff 支持。Xpedition HDAP 流程为客户提供了统一的设计和验证环境，用于晶圆代工厂的 Signoff 就绪设计。
与非网原创报道，未经允许，不得转载！
更多相关内容，请参照：与非网 Mentor 专区。
