9
“多年以后我们写半导体发展史的话，28 纳米节点一定是浓墨重彩的一笔，它背后有很多的故事。”在 2016 FD-SOI 论坛上，复旦微电子总工程师沈磊如是说。的确，28 纳米以后逻辑工艺开始分岔：立体工艺 FinFET 由于获得英特尔与台积电的主推成为主流，14/16 纳米都已量产，10 纳米工艺也有可能在 2017 年量产；体硅工艺停止在 28 纳米，想增加集成度而又对 FinFET 开发成本望而却步的半导体公司另辟蹊径，开始考虑通过 3D 或者 2.5D 封装来延续摩尔定律；通过几年的发展，平面工艺 FD-SOI 生态链渐趋成熟，CEA-Leti 的研究结果表明 FD-SOI 工艺至少可以延续到 7 纳米，这预示着 FD-SOI 不是一个孤节点工艺路线，设计公司与 IP 公司从观望转到介入，GlobalFoundries（格罗方德）表示目前有 50 余家设计公司在利用该公司的 22 纳米 FD-SOI 工艺进行设计。
功耗性能比一向是 FD-SOI 工艺所强调的优势。根据三星提供的数据，相比体硅工艺（28 纳米 HKMG 工艺），28 纳米 FD-SOI 功耗相当于体硅工艺的 70%，性能要高出 16%。格罗方德将在 2017 年量产的 22FDX（22 纳米 FD-SOI 工艺）支持超低电压运行，只需 0.4V 电压就能够支持逻辑运算，与 28 纳米 HKMG 工艺相比，功耗降低了 70%，漏电流只有约 1pA/um。在此次论坛上引起热议的索尼 GPS 芯片 CXD5600 即采用 28 纳米 FD-SOI 工艺，由于在功耗方面的出色表现，已经被华米用于其新推出的 AMAZFIT 运动手表里面。
采用 22FDX 的 GPS 芯片将比现在的工艺更省电
格罗方德在此次论坛上发布 12 纳米 FD-SOI 工艺路线图，根据格罗方德的资料，这个被其称为“12FDX”的工艺可用 16/14 纳米 FinFET 成本实现 10 纳米 FinFET 性能。 而相比 16/14 纳米 FinFET 工艺，22FDX 平台在设计规则和制造上具备更大的成本优势，例如，MOL 设计规则 22FDX 比 16/14 纳米工艺减少 50%（总规则减少 10~20%）；无 Fin-specific 规则；减少曝光切割（约 50%）；更大器件套件（约 2 倍以上）；最重要的是减少了 40%的 掩膜。
FD-SOI 工艺可发展至 7 纳米
沈磊表示，与 FinFET 工艺相比，FD-SOI 工艺所需掩膜版更少，费用更节省，出片也更快。设计方案从体硅工艺迁移也更简便快捷。
IBS 首席执行官 Handel Jones 则比较了 16/14 纳米 FinFET 与 14 纳米 FD SOI 的晶圆成本与单位晶体管成本，根据他的计算，14 纳米 FD-SOI 工艺单位晶体管成本比相应的 FinFET 工艺低了近 17%。
FD-SOI 工艺成本更低
FinFET 高昂的开发成本（据 Gartner 最新数据，开发一款 14 纳米 FinFET 芯片，费用为 8000 万美元左右）使得越来越少的设计公司能够跟上工艺进步的步伐。物联网终端产品需求量大，并不要求极致的性能，但对功耗与成本要求极高，FD-SOI 工艺成为绝佳的选择，用沈磊的话说就是“适合的工艺是最好的工艺。”
28 纳米以后的 FinFET 工艺晶体管成本不再下降
除了低功耗与低成本，FD-SOI 工艺在可靠性上也表现出色。沈磊指出，从意法半导体给出的数据来看，由于 FD-SOI 工艺的敏感体积更小，对闩锁效应（latch-up）免疫，具备更低的 SRAM 软错误率，以及更好的电磁兼容性，使其更适用于高可靠应用领域，例如汽车、银行与生命维持系统等。
FD-SOI 工艺可靠性更高
芯原微电子创始人、董事长兼总裁戴伟民也表示，FD-SOI 工艺的超低软错误率可减少存储消耗，非常适用于汽车电子领域。芯原 SiPaas（芯片设计服务平台）中的汽车电子设计指南结合 FD-SOI 工艺，推出的汽车仪表盘片上系统方案可帮助设计公司通过车规 ISO26262 ASIL 资质。
越过 28 纳米节点以后，一直是 FinFET 的光芒更加耀眼，但 FD-SOI 也持续努力地寻找生存空间。低功耗、低成本、高可靠，这些特质与物联网终端的需求天然匹配，但往届只有意法半导体与恩智浦有产品量产，所以很多公司都在观望。本届论坛上索尼 GPS 芯片的量产引起了很多设计公司的关注，笔者了解到，国内已有一些公司在尝试采用 FD-SOI 工艺开发芯片，尤其是应用于超低功耗或高可靠环境下的案例颇多。
FinFET 还会领先，但 FD-SOI 曙光已现，当有更多的设计公司、IP 公司与系统公司真正参与到 FD-SOI 生态圈时，转折点或已到来。就像戴伟民在演讲中最后总结到：赢了多少次并不重要，重要的是你是否赢了关键的那几次。
