1
小编语：3D IC的概念并不新鲜，FPGA厂商一直走在工艺前沿，赛灵思和Altera最新28nm的SoC FPGA就号称采用了3D封装技术，但实际只能称为2.5D，因为真正3D IC应该是垂直堆叠的架构，因为一些散热和走线等技术问题待解，目前只能实现水平堆叠，这样整个封装的空间利用率就明显降低了不少，而现今2.5D的FPGA就已经号称足够强大到替代ASSP和ASIC，让我们不仅满心期待3D IC的到来将带来怎样的一场芯片变革……
3D IC量产指日可待。近年来国际大厂争相投注研发资源于TSV技术研发，且在制程技术上迭有突破，未来3D IC可望利用TSV技术实现异质架构整合，满足消费性电子对于效能与轻薄设计的需求，于各式零组件应用市场大放异彩。
三维(3D)积体电路(IC)技术应用为目前最炙手可热的研究课题，也是未来半导体与IC封装的重点方向。藉由关键技术--矽穿孔(TSV)缩短晶片间的导通路径、提升讯号速度，可使功耗与杂讯降低。此外，TSV技术更可实现异质架构整合，满足未来消费性电子对装置轻薄且节能等的严苛要求。随着国际大厂陆续将3D关键技术纳入研究开发核心，3D IC应用市场将逐渐大放异彩，目前应用至少包含互补式金属氧化物半导体(CMOS)影像感测器、记忆体(RAM)、中央处理器(CPU)等零组件。
3D IC依穿孔制程分三类
3D IC最常使用的分类方法是以矽穿孔技术的制程顺序为依据，矽穿孔技术为3D IC整合制程的核心要素之一，依矽穿孔的制程顺序可区分为先穿孔(Via First)、中穿孔(Via Middle)与后穿孔(Via Last)等三种制程(图1)。其中先穿孔是指在晶圆元件制作前进行矽穿孔制程；中穿孔则在元件制程后、后段导线制作前，进行矽穿孔制程；后穿孔是指在晶圆后段导线制作(Back End of the Line, BEOL)后，才进行矽穿孔的制作。以上只是大致上之区分，实际制程根据不同公司、组织以及研究单位之发展，仍有些微变化。
图1 矽穿孔技术制作顺序区分示意图
目前相关3D IC关键技术仍是半导体研究的热门议题，突破性研究也陆续在产学界出现，例如最近法商Alchimer发表最新的AquiVia矽穿孔阻障层湿式制程技术(图2)，能够以湿式奈米薄膜沉积制程技术达到20:1高宽比矽穿孔，并且表示这项突破性技术不仅可减少成本、容许更小的矽穿孔技术，亦能对复杂的矽穿孔地形提供均匀的100%阶梯覆盖率，在矽穿孔的周边和底部展现了其薄膜均匀分布性，甚至亦可在扇形及阶梯形态情况下达成，如图3。而此技术绝佳的覆盖能力，使得后续沉积时间也能大幅减少，进而为客户带来额外的经济效益。
图2 湿式矽穿孔可行性制程，以及完整的湿式AquiVia制程流程
图3 使用AquiVia涂装隔离、障壁及晶种层之高密度矽穿孔
3D IC主要有三大应用
诸如上述的突破性关键技术研究，使得3D概念产品加速其量产上市之可能性大增，以下将列举其中几项应用。
CMOS影像感测器
CMOS影像感测器以高效率、讯号操作速度快、微小化与现有晶片可进行整合等优势，逐渐成为许多高阶影像设备的感光元件，而影像感测器开发也成为3D IC关键技术的首波应用。在影像感测器使用背面关键技术--矽穿孔应用，使得矽穿孔穿过晶片内部与封装基板(Package Substrate)相连，提供较小封装尺寸、提升讯号速度以及减少正面受光(Front-side Illumination)的晶片体积等优点，目前三星(Samsung)、东芝(Toshiba)与意法半导体(ST)等，皆有影像感测器结合3D IC关键技术的生产线。
3D堆叠记忆体晶片
随着行动装置产品的功能日益强大与尺寸轻薄短小的要求下，更大容量的记忆体需求随之兴起，3D堆叠记忆体晶片因应而生。就3D堆叠记忆体晶片模组而言，个别晶片上拥有许多的输入/输出(I/O)，而I/O讯号可彼此共享。以静态随机存取记忆体(SRAM)为例，Address Bus、Data Bus、Read Enable、Write Enable、Power(VDD, VSS)在彼此晶片间皆使用相同的I/O讯号，而3D关键技术就很适合将此讯号一同串接推叠应用。3D堆叠记忆体晶片藉由堆叠技术应用将彼此晶片间的导通距离缩短，并拥有较好的电性传导特性，最重要的是大幅增加单位面积下的电晶体数目，以达到更大容量的记忆体之市场需求。
高效能处理器
另一方面如何藉由3D IC关键技术实现更高效能处理器(Processor)，亦为目前业界极感兴趣的议题。使用3D IC关键技术可使处理器缩短导线长度，进而改善系统效能以及讯号延迟等问题与限制。
此概念在市场产品首次应用是把快取记忆体接合到处理器，在整体处理器设计上，使不同功能晶片相互堆叠，并藉由3D IC关键技术导通晶片间做讯号传递，并达到低损耗与杂讯效能。
索尼(SONY)于2012年应用堆叠技术至下一代游戏机的CPU以及图形处理器(GPU)，藉由高规格3D关键技术互连的封装，使其产品拥有较佳的效能与较长使用延展性。目前来说虽然有处理器与记忆体以堆叠技术互连，但整体晶片上仍是同质(Homogeneous)的整合，产学界最终目标则是将多种功能的异质晶片利用3D IC技术加以整合，这目标目前仍未出现，究其原因，成本是最主要的考量，如图4。
此外，还有几项因素亦有相当的影响，如矽穿孔技术本身成熟度、设计的复杂性、封装与可靠度测试等问题。
图4 3D IC之关键技术-矽穿孔成本分析
到目前为止，包含影像感测器、快闪记忆体、处理器、类比元件及功率放大器等元件涵盖一至数个3D IC关键技术的应用产品皆已陆续开始量产。据专家评估，能够藉由关键技术与晶片堆叠整合异质晶片的3D IC概念产品，将会于2015年左右陆续开发运用，并且导入量产阶段，逐渐接近完整三维积体电路设计(Full 3D IC)，如图5。
图5 完整3D IC之设计构想图
TSV设计应力问题待解
传统二维积体电路的可靠度问题分析只须考虑晶片内部或晶片与封装间。但3D IC除须考虑上述位置之外，还须考虑分析到相邻两层晶片间、矽穿孔位置尺寸设计以及各晶片与封装之间的影响。因此，当使用系统晶片堆叠且进行矽穿孔时，将会面对几项主要挑战：首先是如何将3D堆叠概念制程整合到高效能系统晶片制程中，这将产生如何解决应力方面的问题。因为3D堆叠通常会把元件层进行薄化制程，这会使得元件更容易受应力影响，涵盖关键技术设计的区域也会因材料结构应力匹配问题，进而产生机械应力与结构可靠度问题(图6)。
图6 矽穿孔因材料结构应力不匹配所造成的可靠度隐忧
堆叠晶片散热挑战待突破
另一主要的挑战，则是当3D晶片堆叠技术可有效地增加电晶体密度后，因为堆叠晶片在散热上更加错综复杂，进而产生必须解决的散热的问题，如图7。3D堆叠晶片各层间电源、讯号所产生的热导皆须透过矽穿孔技术，然而单一尺寸大小的矽穿孔制程并不见得符合3D IC概念。例如对于电性讯号传输可用直径较小的矽穿孔，而传导热的用途与功率可能需要直径较大的矽穿孔。
因此，对于不同应用，其关键技术设计与晶片堆叠材料结构皆取决产品特性，并在此设计上涵盖散热途径与电性传导。此外，须要格外注意3D IC关键技术所造成的机械应力或结构热稳定性影响，故如何在晶片堆叠间利用有限矽穿孔散热路径处理过热问题为更加关键重要。然而，以目前的3D IC制程技术而言，在单一晶片上制造不同尺寸的矽穿孔，仍须进一步研究开发突破。
图7 堆叠晶片产生的散热问题
除上述3D IC关键技术在应用与设计挑战困难外，如何在电子设计自动化(EDA)软体上考虑完整的3D IC结构设计，也是目前业界讨论的重点与挑战。在电子设计自动化软体建立关键技术架构时，不同规格技术结构、填入使用的材料与3D堆叠排列设计，皆会对于3D IC最后的结构应力与元件电性造成不同的影响。也因此，3D IC概念结构与关键技术和半导体电子元件装置间的电路布局设计规则也更加复杂，使得电子设计自动化软体的困难度大幅上升，整体在功率分析与热分析的考虑也有别于二维结构的设计。
对于如何建立完善的电子设计自动化软体，最重要的是归纳定义并且产生标准3D IC概念设计的准则规范，供全客制化布局(Full Custom Layout)与可自动配线工具软体使用，或是利用软体分析3D IC架构可靠度问题，来进行改善电路与3D概念结构设计布局。
可靠度成量产关键
在3D IC技术发展中增进整体可靠度是其中的关键，材料特性、导线电性与元件设计的结构皆会对其有所影响。例如当晶片运作工作时所产生热，会使得整个晶片温度上升，使得电路内部的材料接面因热膨胀系数不同而产生热应力，造成结构可靠度隐忧，并影响元件或电路电性，甚至造成良率大幅下降或是毁坏。另外，结构应力因材料性质或是热因素的作用过大时，可能造成晶片或封装出现脱层现象或结构裂开。此外，电路接面不良或电流过大则会加速电迁移(Electromigration)效应或电性不良等，因此3D IC技术应用是否能成功量产，可靠度分析是重要关键之一。
3D IC设计带动EDA商机
虽然3D IC关键技术为当前产学界研究课题，也是未来晶片模组封装的技术开发重点，但是整体上的EDA软体与设计流程方面，至今仍缺乏完整的3D IC结构设计概念软体环境。在市场上3D IC设计软体还尚未问世的过渡时期，产学界仍可以利用现有的EDA环境，自行添加额外扩充的设计程式进行3D IC的整体概念设计，并利用3D IC矽穿孔技术提升产品效能与市场竞争力。
此外，由于3D IC的EDA软体需求日益增加，各EDA厂商已致力于相关设计软体的开发。待适用3D IC的设计软体上市，产学界就可以使用3D概念特有功能进而设计出更高效能的晶片系统，并且整体完善的3D IC设计生态将逐渐成形(图8)。图9说明3D IC市场比例已逐年上升，并且在2017年将占全部半导体业约9%的比例，显示3D IC市场的发展潜力十足。
图8 3D IC完善的生态系统
图9 3D IC与全部半导体市场比例预测值
目前包含台积电、高通(Qualcomm)、三星、美光(Micron)等知名大厂皆拥有关于开发3D IC技术的研发团队，并各自提出不同的技术制程方案。随着IC尺寸微缩迈入极小尺寸之数十奈米，面临矽半导体技术物理特性逐渐趋近极限，为符合高度多功能异质整合、轻薄短小、低成本、高效率与低功率消耗，3D IC技术一直被高度期望，以延伸摩尔定律并达到异质整合的效应。以3D IC技术概念整合封装不同异质晶片，使完成一全功能性3D晶片模组，这仍是目前3D IC关键技术最复杂、困难且艰钜的一项技术挑战，但在未来研发能量不断投入的情形下，3D IC概念产品的大量量产仍将指日可待。
