213
据确认，三星电子已开始通过4nm代工厂试产作为第6代高带宽存储器（HBM4）大脑的“逻辑芯片”。在完成逻辑芯片的最终性能验证后，三星电子计划将由此开发的HBM4交付给客户进行测试。三星电子在 HBM 市场的领导地位被 SK 海力士夺走，今年计划通过在 HBM4 之前引入大量工艺进行反击。
据业内人士1月3日透露，三星电子内存部门近期完成了HBM4逻辑芯片的设计，并将蓝图交付至4纳米代工线开始生产。逻辑芯片是位于HBM底部的关键部件，由DRAM堆叠而成，是控制堆叠DRAM的大脑。
三星电子已将 HBM3E（第五代 HBM）市场输给了 SK 海力士等竞争对手，计划通过应用尖端工艺来最大限度地发挥 HBM4 的性能。从HBM4开始，与现有的HBM3E简单地将DRAM连接到客户的图形处理单元（GPU）等不同，代工工艺应用于安装在HBM底部的逻辑芯片。还可以以针对客户要求的设计资产 (IP) 和应用进行优化的形式生产定制 HBM。SK海力士没有自己的代工能力，但已知通过台积电的5纳米工艺生产逻辑芯片。
据悉，三星电子将采用更先进的4nm工艺，不仅提高HBM的性能，还提高功率效率。一位半导体行业人士表示，“热量问题不容易控制，以至于被称为 HBM 最大的敌人。产生热量最多的地方是逻辑芯片，为了提高整体性能和能效，三星电子正在使用 4nm工艺”。
一位熟悉三星电子情况的人士表示，“确实，我们已经不再像以前那样有实力在内存业务上扩大与竞争对手的差距，由于我们有自己的代工流程，我们可以快速制造根据客户要求定制的逻辑芯片。”
据了解，除了逻辑芯片外，三星电子还使用 10 纳米级第六代 (c) DRAM 芯片作为堆叠在 HBM 上的通用 DRAM。SK海力士采用10nm第五代(b) DRAM。通常，10nm 级 DRAM 工艺每一代都采用尖端工艺，从而减小了尺寸并提高了性能和能效。
据悉，三星电子计划将一种新方法——混合键合应用于HBM4 16层产品的层压。混合键合是一种通过铜堆叠芯片的工艺，无需连接现有芯片的“凸块”，从而减小了芯片尺寸并提高了性能。三星电子一直在利用“先进热压非导电粘合膜（TC-NCF）”技术，这是一种每次堆叠芯片时都铺设薄膜型材料的方法，直至12层HBM产品。
半导体行业的一位人士表示，“三星电子在代工工艺方面正在快速进步，由于我们在上一代产品中落后于竞争对手，因此我们正在加快 HBM4 的进度，以响应客户样品测试和测试。”
