658
随着技术节点的演进，集成电路制造工艺本身变得越来越复杂，设计者愈发难以对工艺有全面、系统的认识，导致新产品在工艺端流片时需要反复迭代，经历长时间的Yield Ramping，增加了投产的成本，也延长了产品面市的时间。据麦肯锡统计，目前半导体行业内新产品从导入流片到量产，大概需要12 ~ 18个月反复迭代，进行良率提升。
如果设计者能提前获得更多、更全面的工艺信息，则这个过程可以大大简化和加速，进而提升良率、降低成本。
东方晶源基于坚实的计算光刻平台PanGen®和丰富的产业实践经验，创新性的开发了PanGen DMC®（Design Manufacturability Check）产品，其内嵌D2C（Design To Contour）快速光刻反馈引擎，能够将FAB 全套OPC Recipe解决方案以AI模型的方式进行打包，从而使用户可以基于原始Design快速、精准估计该Design最终硅片上的形貌（Contour），进而提前预知设计版图存在的潜在风险。
通过验证，预测误差小于1nm
在国内某先进节点FAB内实测结果表明，东方晶源PanGen DMC®在全芯片的尺度上预测结果与实际的差距在超过99%的版图位置上小于1nm，证明其搭载的D2C快速光刻反馈引擎能够准确的捕捉整套OPC Recipe的行为，给出和完整OPC Recipe非常接近的Contour结果。
缺陷捕获率超过90%
此外，随着工艺技术日趋复杂，仅仅靠抽象的规则很难将整套工艺的方方面面全都包括进去，因此一个设计版图在设计端通过了基于规则的DRC（Design Rule Check）检查并不意味着其可以在工艺端有良好的表现。而PanGen DMC®可以预估设计版图最终的光刻形貌，通过提前使用FAB 光刻签核的方式来给工艺端直接的反馈。在国内某先进节点FAB 内实测结果表明，针对Design上的严重缺陷，DMC能在其送入OPC 之前提前预判，Capture Ratio超过 90% 。
助力可制造性提升
实际上，DRC检查只是告知一个非黑即白的是否违例的结论，一定程度的违例到底会在工艺端带来多大的影响无从得知。而PanGen DMC®基于模型能以非常可视化的方式将影响呈现给用户，帮助用户在实践中根据情况对违例处理进行权衡。因此，无论对制造端还是设计端，该产品都可以作为现有DRC（Design Rule Check）工具非常有力的补充，在尊重客户已有工作流程的基础上，帮助客户于DRC检查之外更全面的发现版图在工艺可制造性方面的风险，从而加速迭代、降低时间成本，使芯片新产品在流片过程中能更快拉升良率，更早推向市场。
截止目前，东方晶源计算光刻平台PanGen® 已经形成八大产品矩阵，包括Model、DRC、SBAR、OPC、LRC、DPT、SMO、DMC，具备完整的计算光刻相关EDA工具链条。此外，PanGen®平台既具有适用于成熟工艺节点的OPC优化功能，同时也是首款具有CPU+GPU混算构架的全芯片反向光刻（ILT）功能的掩模优化工具，具备应用于先进制程节点的关键技术。PanGen DMC®的研发及验证，将进一步夯实东方晶源在计算光刻领域的技术完整性和领先性，为业界带来更加全面、前瞻的计算光刻解决方案。
