2535
在创建multi-die系统时，最重要也是讨论最少的问题之一是基板技术。未来有几条道路，朝着不同的方向发展。但其中一条拥有独特的前景。
目前关于chiplet的追捧大多数时候忽略了一个重要的观点。每一个multi-die系统封装实际上都依赖于一个基板。这个基板的特性影响着完成系统的各个方面，从架构到成本，再到它是否能达到客户手中的可能性。
两种路径
当今，架构师在他们系统的基板上可以探索两条主要路径。最广泛讨论的，以及在高端设计中最常用的，是硅interposer。这是一块比最大的可制造芯片大得多的硅片，但在实践中仍被限制在边长几厘米的范围内。传统的硅光刻和晶圆加工可以在interposer的表面上产生接触凸点和互连线路，在某些情况下还包括被动元件。然后组装设施（通常在制造基板和主要die的半导体制造公司）将会在凸点上安装die或die堆叠。
硅interposer提供高凸点密度和线距，允许die之间有很多连接。它们还提供良好的电气特性，可实现较高的die之间位速率和出色的工艺控制。但它们也带来了高成本，专有的供应链，以及当前的产能限制。到目前为止，它们还没有展示出在车规级或航空航天应用中使用的热力学和机械弹性。
今天的主要替代品是已经在大多数集成电路封装中使用的传统有机材料。传统基板材料有许多限制，包括凸点密度和线距相对较低，限制了die间互连的数量。这种材料还电气特性也不够理想，限制了信号带宽。但在传统基板上放置被动元件是一项成熟的技术。传统基板可能比当前最大的interposer要大得多。但基板成本低，材料、组装、测试和封装的来源众多。这些权衡使得传统基板对成本敏感型系统、加固型系统开发商以及可能担心潜在技术封锁的开发商极具吸引力。
第三种路径
在2023年秋季，Intel披露了一个旨在探索第三种替代方案的研发计划：玻璃基板。理论上，玻璃可以提供硅基和传统封装基板的优势，但没有它们的限制。这可能是通往具有高互连性能的非常大型multi-die系统的一条路径，但成本溢价并不高。
然而，玻璃也有其挑战。生产一块比最大的传统基板大得多，但又足够平整光滑以实现高密度特征的玻璃片并非易事。在变化的局部温度和机械应力下保持其尺寸稳定也很困难。即使你能制造出这样一张玻璃片，实际上在广面积区域内制造这些凸点、线路，以及可能的被动元件也并非易事。行业如何解决这些挑战将决定玻璃的接受程度以及，更有趣的是，还将决定实用玻璃基板的最大尺寸。
Applied进入基板领域
Applied Materials的最近一次声明格外引人注目。当然，Applied是半导体制造设备的长期关键参与者。但对于这次讨论来说，它还是制造像太阳能电池板这样的大型基板设备的关键玩家，这一点非常重要。
Applied宣布，他们已经与封装用光刻设备供应商Ushio合作，开发一种用于制作大型面板基板的光刻系统。原则上，这些系统将能够处理硅、传统材料或玻璃。但目前，玻璃可能是更有趣的替代品。
从这个角度来看，在这种情况下，面板的边长可达几十厘米，可能是整个硅晶片面积的四五倍。面板可以是一个连续的基板，上面安装数百或数千个die。上限可能是die的缺陷率，而不是面板的面积。
这种能力将对大型系统的架构产生深远影响。如果能以更接近于片上互连的性能和功耗水平实现这么多chiplet的互连，就可以设计出真正庞大的系统，而无需在独立基板上的各部分系统之间使用会导致延迟的光桥或网络接口。这也意味着有能力将大型系统（如高端GPU）分解成大量更小、更简单的chiplet，而不会大幅降低性能。这两种能力都为系统架构开辟了几乎尚未探索的新道路。
但成功制造一个大型、高密度面板仍然面临着重大挑战。
数字计算光刻
一个至关重要的挑战是光刻：准确地将形状印刷到面板上，以定义组成互连图案的点、线和空间。在集成电路制造中，这是通过投影印刷过程完成的。某一die层的图案的放大图像通过某种功能上类似于显微镜的设备投影，从顶部的大型光罩（相当于目镜的位置）投射到硅晶圆表面的微小图像上。在硅或传统基板上创建图案时，也采用了类似的工艺，但规模要大得多。
但还存在问题。如果基板表面不平整（例如，如果基板上已经有几层互连，或者如果基板本身不是光学上平整的），表面的不同高度将扭曲光学投射的图像。在集成电路制造中，这个问题通过在每层制造完成时进行平整化来解决。但在一个大面板上做到这一点是不切实际的。
如果基板需要大于光学系统可以投射的最大图像怎么办？在那种情况下，光刻系统将不得不在基板在其下方移动时，将多个较小的图像拼接在一起。但是，让这个拼接过程精准而不会积累小误差、在两个图像结合处产生锯齿状、扭曲的特征是异常困难的。
另一种方法是直接写入光刻法。它省去了投影掩模，用激光扫描基片表面。在集成电路光刻技术中，也使用了类似的技术，用电子束代替光束来制作最高分辨率的光掩膜。这一过程可能很慢，而且需要基片位置、光束方向和控制光束强度的数字数据之间的完美协调。
制造面板
这是Applied Materials与Ushio共同面临的挑战。Applied已经开发了一种使用微反射镜技术的光束控制方法，基本上是在集成电路上覆盖纳米级移动镜阵列，每个移动镜的位置都由数字控制。利用这种控制机制，Applied声称不仅能够在生产所需的时间内扫描整个面板，而且还能进行精确的光束定位，以便对表面拓扑结构的变化和图案拼接处的区域边缘的对齐误差进行即时补偿。
Applied表示，其结果是能够在整个面板的表面上创建精确的2微米图案，并且有实现亚微米图案。Applied已经开发了底层技术、控制微反射镜的计算光刻算法以及光路，而Ushio将负责制造和分销。
这一成果可能是系统设计的一场革命，本质上消除了multi-die模块大小的实际限制。对于高端数据中心和超级计算应用，这可能通过大幅减少系统内大量CPU、GPU或AI加速器die之间的互连延迟和互连功耗，从而大幅提高的性能。今天在封装之间需要的电路板连接将变成单个面板上的互连线路。从概念上讲，模块中巨型内核的数量仅受限于你能从封装中移除热量的能力。
在更注重成本的其他应用领域，影响可能完全不同。例如，在汽车领域，这可能是实现自动驾驶车辆真正所需的巨大计算能力的一条路径，但成本将对一般汽车市场来说是可接受的。在消费电子设备中，这可能为便携设备或娱乐系统带来像生成式AI这样的能力。
这些机会并非来自于将大量巨型die组合在一起，而是通过使用面板技术将一个巨型die分解为大量较小的die（功能性chiplet）。如果这样的能力可以实现，这将有助于实现一个真正的chiplet开放市场，不仅仅是服务于某个巨型中心die的RAM chiplet和I/O chiplet，而是作为CPU、向量处理器或AI加速器的功能块的chiplet。而且，这一能力可能会打破在巨型芯片设计和制造这些大型芯片所需的先进半导体工艺上的垄断局面。
在大型面板上安装系统的能力不仅扩大了封装中chiplet的安装面积，还为全球高端硬件市场带来了新一代的参与者，其中许多玩家来自新的地区。这种变化可能是深远的。
下载ECAD模型
