浅谈MOS管中的寄生电容

MOS晶体管寄生电容是由于结构内不同区域的移动电荷分离而形成的。寄生电容是电路中不想要的部分，在低频工作时会被忽略。但在高频射频电路工作时无法避免；因此，我们在设计时必须注意寄生电容。

电容的阻抗为 1/jcw。对于低频，它被认为是无穷大；因此它是开路的，不会影响电路。然而，当频率增加时，电路中的电容就像一个阻抗，它可以通过限制其速度来改变我们晶体管的行为。因此，晶体管在高频工作时有限制。

由于晶体管的排列，这些电容在晶体管内形成。从晶体管的横截面可以看出，C1 电容是由耗尽区形成的——耗尽区周围形成衬底和源极之间的分离。同样，由于衬底和漏极之间的分离，存在电容 C2。由于存在 n 型和 p 型半导体，它们是耗尽电容。这些耗尽电容是大容量 CDB 的漏极和大容量 CSB 的源极。

仔细观察 MOSFET 结构，我们可以看到栅极金属氧化物和源极区域边缘有重叠。当施加电压 Vgs 时，电荷在该区域累积，形成电容 (C4/CGS)，类似于平行板电容器，其中下极板为源极区 n+ 型 (NMOS)，上极板为金属。类似地，在栅金属氧化物和漏区之间形成电容(C5/CGD)。它们被称为重叠电容。C3和C6形成在栅极和衬底之间。从通道到体的电容取决于基板的状态。从栅极到体 C6 的电容，我们知道有一个氧化层。该电容可以在栅极和通道之间以及通道和衬底 (C3) 之间。CGB 代表这个电容。

正如之前在简要回顾 MOSFET 结构时所说，晶体管在三个区域工作：关断区、三极管和饱和区。大多数情况下，我们在饱和区域工作。在饱和区，栅源电容 CGS 可以使用以下公式计算：

在饱和区，我们电路中的最高电容是 CGS。晶体管栅极的输入电容等于Cin=CGS，并且工作在饱和区，该值可以使用公式（1）计算。与栅漏电容 CGD 相比，CGS 具有更高的值，后者等于 WCov。

该电路图显示了类似于 MOSFET 小信号模型中所示的高频小信号模型。该模型在高频时变得有点复杂。

由于衬底的影响，该电路具有 GmbVbs。但是，Gmb <<gm;因此有时会被忽略。在高频模型中，电容占主导地位。考虑的两个重要电容是 c<="" span="">GS 和 CGD。

寄生电容限制了我们电路的速度。改变晶体管尺寸会影响速度。因此，在做出设计选择时，电路设计人员必须考虑所做的选择如何影响电路的速度。MOS 晶体管的速度由单位增益频率 fT 测量。如电路图所示，fT 是当进入栅极 iin 的电流等于流过通道 iout 的电流时。我们也可以说 fT 是当前增益变为 1 的频率。

从上面的等式可以看出，fT 取决于 gm 和 CGS。如果有高跨导（gm），就会有一个高速晶体管。要获得高 gm，应根据等式增加电流：

所以权衡是；如果我们有大电流，那么就会有大功率。根据等式 (1) 的另一个权衡是 CGS 必须减小，但这样做，晶体管的尺寸也会减小。由于根据等式（1）的 CGS 取决于 W/L。

晶体管的尺寸控制电容 CGS。因此，小尺寸晶体管必须以高功率运行；然而，小尺寸晶体管将导致弱反型区而不是饱和区。因此，有效的电路设计人员需要通过了解选择来做出良好的权衡。

要拥有高速晶体管，就必须增加功率。正如我们可以看到低频的 fT，电流增益很高，但频率增加它会下降，达到 fT 到 1。fT 影响增益。从小信号模型分析可知，gain=gm(RL||r0) 为直流增益，处于低频。该模型适用于低频，不考虑寄生电容。在高频模型中，如果我们计算增益，方程中有电容。通过增加频率，增益会降低，直到达到 1。因此设计人员必须通过增加功率和调整晶体管的尺寸来选择晶体管的增益不会很低的区域。