• 资讯

  从电路到verilog | 编程综合运用，不得不从DDS的实例说起

  2016/08/30 1 评论
• 资讯

  从电路到verilog | 欲要系统能跑起，仿真验证是真谛

  2016/08/23
• 资讯

  从电路到Verilog | IP设计可企及，宏和参数只是为了合并同类模块

  2016/08/16 1 评论
• 资讯

  从电路到Verilog | 熟读语言要素，不会编程也懂verilog

  2016/08/09 1 评论
• 资讯

  从电路到Verilog | 数字电路设计：有理论、有电路、有代码“三位一体”

  2016/08/02 2 评论
• 资讯

  从电路到Verilog | Verilog不难学，聊聊时序逻辑那些事儿

  2016/07/26 1 评论
• 资讯

  Verilog语言：还真的是人格分裂的语言

  2016/07/19 1 评论
• 资讯

  数字逻辑不容小窥，电路门一统江湖

  2016/07/12
• 资讯

  Verilog编程无法一蹴而就，语言层次讲究“名正则言顺”

  2016/07/05 3 评论
• 资讯

  温故而知新：从电路里来，到Verilog里去！

  2016/06/28 4 评论
• 资讯

  猪一样的队友 | 我遇到过的“猪队友”

  2015/04/01 2 评论

正在努力加载...