xilinx_xilinx是什么意思 - 与非网

类型

电路方案

xilinx ddr3
Xilinx Spartan 6的DDR3原理图+用户手册

feilg

2016/08/08

下载

58

资讯

FIFO复位流程

在FIFO的使用过程中不可避免的在某些应用下必须使用reset信号，将当前FIFO中数据清空，但是我们现在调用的xilinx的FIFO核在复位条件不满足时会偶现FIFO进入复位状态无法恢复，必须重新断上电才能恢复的问题，所以在使用FIFO时我们必须严格的按照datasheet上要求执行，以免出现异常。

森森Tech

1417

09/03 18:55

xilinx vivado
答疑系列：Xilinx ddr3 仿真时，有什么办法能快速初始化完成？

今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（四），以后还会多推出本系列，话不多说，上货。

FPGA技术江湖

907

08/30 11:40

ADC xilinx
如何在ModelSim中添加Xilinx仿真库

今天给大侠带来在FPGA设计应用中如何在ModelSim中添加Xilinx仿真库，话不多说，上货。

FPGA技术江湖

1492

05/28 16:25

xilinx FPGA设计
FPGA | Xilinx ISE14.7 LVDS应用

今天给大侠带来 Xilinx ISE14.7 LVDS应用，话不多说，上货。最近项目需要用到差分信号传输，于是看了一下FPGA上差分信号的使用。Xilinx FPGA中，主要通过原语实现差分信号的收发：OBUFDS（差分输出BUF），IBUFDS（差分输入BUF）。

FPGA技术江湖

6265

05/06 08:57

xilinx LVDS
时序约束之Xilinx IDELAYE2应用及仿真笔记

本文我们介绍下Xilinx SelectIO资源内部IDELAYE2资源应用。IDELAYE2原句配合IDELAYCTRL原句主要用于在信号通过引脚进入芯片内部之前，进行延时调节，一般高速端口信号由于走线延时等原因，需要通过IDELAYE2原语对数据做微调，实现时钟与数据的源同步时序要求。

FPGA技术实战

5247

04/27 10:55

xilinx 时序约束

视讯

课程

直播

与非星榜

相关标签