vhdl_vhdl资讯 - 与非网

门控法频率计设计采用VHDL语言在Quartus环境下实现，包含时钟与复位管理、输入输出接口及状态机控制。设计注重关键功能实现与时序约束，适用于快速迭代与验证。

274

12/02 09:25

Quartus vhdl

8位直接测频频率计的设计文档，使用VHDL语言在Quartus II环境下实现。该系统通过控制模块、计数器模块、锁存模块和显示模块共同协作，实现对输入信号的频率测量并在数码管上实时显示。主要功能包括门控信号生成、周期统计、频率锁定和数据显示。整个设计结构清晰，易于扩展和维护。

FPGA代码设计学习资料

755

10/27 17:12

vhdl Quartus II

4x4 矩阵键盘输入与四位数码管显示 VHDL 语言 Quartus II软件

该设计实现了4x4矩阵键盘到数码管的转换，使用VHDL语言在Quartus II环境下完成。主要功能包括键盘扫描、按键识别、BCD编码、数据移位拼接和七段码译码。设计包含多个模块，如键盘扫描、按键输入、数据控制和数码管显示模块。仿真结果表明系统运行正常，能够正确识别按键并显示对应的数值。

FPGA代码设计学习资料

689

10/24 11:31

vhdl Quartus II

基于VHDL的老虎机游戏机Quartus睿智开发板

这是一个使用VHDL语言实现的老虎机游戏，可在FPGA开发板上运行。游戏通过三个七段数码管显示滚动的数字，玩家通过按键控制数字的停止，当三个数字相同时即为获胜。主要功能包括数字滚动、按键控制、胜利判断和胜利提示。设计采用了自顶向下的模块化方法，涉及顶层模块、数据控制模块、显示模块、蜂鸣器控制模块和按键消抖模块。代码已在特定开发板上验证并通过仿真测试。

FPGA代码设计学习资料

492

10/23 15:42

Quartus vhdl

多功能数字时钟设计VHDL代码Quartus仿真

本文档详细介绍了使用VHDL语言在FPGA平台上设计并实现一个多功能数字时钟系统的全过程。系统具备精确计时、闹钟功能、时制切换、整点报时等功能，并通过按键和开关实现用户交互。文档提供了完整的工程文件、程序文件、仿真结果及相关模块图，适合用于学习FPGA数字电路设计和VHDL编程。

FPGA代码设计学习资料

746

09/04 09:29

FPGA Quartus

摩尔斯电码编码器设计VHDL代码Quartus仿真

名称：摩尔斯电码编码器设计VHDL代码Quartus仿真。代码功能：使用有限状态机（FSM）来实现摩尔斯电码编码器，实现ABCDEFGH这些字母的摩斯电码。

FPGA代码设计学习资料

1224

04/14 11:05

Quartus vhdl

硬件描述语言Verilog和VHDL的区别？

Verilog 是一种硬件描述语言，最初由 Gateway Design Automation 公司在 1984 年开发，后由 IEEE 进一步标准化（IEEE 1364）。Verilog 用于描述数字电路的行为和结构，并且在 FPGA 和 ASIC（专用集成电路）设计中得到了广泛应用。

老虎说芯

3387

02/17 13:20

verilog vhdl

基于FPGA VHDL 的 FSK调制与解调设计

大侠好，许久不见。今天“宁夏李治廷”给各位大侠带来基于FPGA VHDL 的 FSK调制与解调。

FPGA技术江湖

1316

2024/05/28

FPGA vhdl

VHDL语法学习笔记：一文掌握VHDL语法

今天给大侠带来FPGA 之 VHDL 语法学习笔记，话不多说，上货。VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware DescriptionLanguage，诞生于 1982 年。

FPGA技术江湖

8610

2024/05/07

FPGA vhdl

基于FPGA VHDL 的 ASK调制与解调设计

今日给各位大侠带来基于FPGA VHDL 的 ASK调制与解调以后机会多多，慢慢分享一些项目开发以及深造学习方面的内容，欢迎各位大侠一起切磋交流，华山论剑，不论成败，取其精华，去其糟粕，共同进步。话不多说，上货。

FPGA技术江湖

1816

2024/04/22

FPGA vhdl

VHDL快速语法入门

HDL（VHSIC Hardware Description Language）是一种硬件描述语言，主要用于描述数字电路和系统的结构、行为和功能。它是一种用于硬件设计的标准化语言，能够帮助工程师们更好地描述和设计数字电路，并且广泛应用于FPGA和ASIC设计中。

lee

2513

2024/03/04

vhdl

Verilog HDL基础之：Verilog HDL语言简介

Verilog HDL是硬件描述语言的一种，用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首创的。

华清远见

2013/08/21

verilog vhdl

VHDL语言

VHDL语言（VHSIC Hardware Description Language），全称为“高速集成电路硬件描述语言”，是一种用于数字电路和系统设计的描述语言，也是应用广泛的硬件描述语言之一。

wx喵不二~

2249

2022/11/07

vhdl

VHDL（VHSIC Hardware Description Language）是一种硬件描述语言，最初由美国国防部开发，用于描述高速集成电路（VHSIC）的设计。现在它已经广泛地被用于数字电路的设计、仿真和验证。VHDL是IEEE标准1076-1987的一部分，目前的版本为IEEE 1076-2008。

eefocus_3706328

451

2021/06/25

vhdl

Verilog HDL和VHDL有什么区别？各自有什么优缺点

Verilog HDL（硬件描述语言）和 VHDL（VHSIC 硬件描述语言）是两种用于硬件描述和数字电路设计的主流编程语言。本文将探讨它们之间的区别以及各自的优缺点。

eefocus_3901714

6160

2024/08/20

vhdl 编程语言

verilog和vhdl的区别

在数字电路设计中，Verilog和VHDL是两种最常用的硬件描述语言（HDL）。它们都用于描述电路结构和行为，并在工业界和学术界广泛使用。本文将探讨Verilog和VHDL之间的区别，包括语法、应用领域和编程风格等方面。