verilog hdl

• Verilog HDL 会被淘汰吗？
  

  今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（二十三），以后还会多推出本系列，话不多说，上货。Q：Verilog会被淘汰吗?现在hls越来越强大，hls有什么Verilog做不到的事情吗，Verilog大家认为是否会被淘汰呢，我现在一直在用Verilog做FPGA和asic，慌得一匹。

  FPGA技术江湖

  1227

  10/08 13:00

  verilog verilog hdl
• FPGA Verilog HDL代码如何debug？
  Verilog代码如何debug？最近学习fpga，写了不少verilog，开始思考如何debug的问题！c语言是顺序执行，而verilog是并行执行，想请教如何debug自己的verilog代码，我以前一直都是对照着modelsim上的方针波形来看看哪里有逻辑错误！

  FPGA技术江湖

  1834

  09/09 16:40

  verilog verilog hdl
• FPGA入门基础之数码管显示
  

  本文介绍数码管显示译码基本工作原理及Verilog HDL驱动代码编写，进一步熟练掌握FPGA入门基础知识。

  FPGA技术实战

  4835

  06/01 10:25

  数码管 verilog hdl
• Verilog HDL基础知识（二）
  

  本文继续介绍Verilog HDL基础知识，重点介绍赋值语句、阻塞与非阻塞、循环语句、同步与异步、函数与任务语法知识。

  FPGA技术实战

  2413

  05/30 10:20

  verilog hdl
• Verilog HDL基础知识（一）
  

  本文我们介绍Verilog HDL的基础知识，重点对Verilog HDL的基本语法及其应用要点进行介绍。

  FPGA技术实战

  3161

  05/27 15:10

  verilog hdl
• FPGA verilog HDL实现中值滤波
  

  今天给大侠简单带来FPGA verilog HDL实现中值滤波，话不多说，上货。

  FPGA技术江湖

  1517

  05/08 11:30

  FPGA verilog hdl
• FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真
  

  今天给大侠带来FPGA设计中用Verilog HDL实现基本的图像滤波处理仿真，话不多说，上货。

  FPGA技术江湖

  2854

  04/14 08:55

  图像处理 verilog hdl
• 基于FPGA的电子计算器系统设计（附代码）
  

  本篇介绍了一个简单计算器的设计，基于 FPGA 硬件描述语言 Verilog HDL，系统设计由计算部分、显示部分和输入部分四个部分组成，计算以及存储主要用状态机来实现。显示部分由六个七段译码管组成，分别来显示输入数字，输入部分采用4*4矩阵键盘，由0-9一共十个数字按键，加减乘除四个运算符按键，一个等号按键组成的。通过外部的按键可以完成加、减、乘、除四种功能运算，其结构简单，易于实现。本篇为本人毕业设计部分整理，各位大侠可依据自己的需要进行阅读，参考学习。

  FPGA技术江湖

  8653

  2023/12/21

  FPGA verilog hdl
• FPGA系统设计原则和技巧之：FPGA系统设计的3个基本原则
  在FPGA设计领域，面积通常指的是FPGA的芯片资源，包括逻辑资源和I/O资源等。速度一般指的是FPGA工作的最高频率。和DSP或者ARM芯片不同，FPGA设计的工作频率不是固定的，而是和设计本身的延迟紧密相联。

  华清远见

  2013/08/30

  verilog hdl FPGA系统设计
• 硬件描述语言Verilog HDL设计进阶之：使用函数实现简单的处理器
  本实例使用Verilog HDL设计一个简单8位处理器，可以实现两个8位操作数的4种操作。在设计过程中，使用了函数调用的设计方法。

  华清远见

  2013/08/26

  FPGA 处理器
• 硬件描述语言Verilog HDL设计进阶之：自动转换量程频率计控制器
  本实例使用Verilog HDL设计一个可自动转换量程的频率计控制器。在设计过程中，使用了状态机的设计方法，读者可根据综合实例6的流程将本实例的语言设计模块添加到自己的工程中。

  华清远见

  2013/08/26

  FPGA verilog
• 硬件描述语言Verilog HDL设计进阶之： 典型实例-状态机应用
  状态机设计是HDL设计里面的精华，几乎所有的设计里面都或多或少地使用了状态机的思想。状态机，顾名思义，就是一系列状态组成的一个循环机制，这样的结构使得编程人员能够更好地使用HDL语言，同时具有特定风格的状态机也能提高程序的可读性和调试性。

  华清远见

  1

  2013/08/26

  FPGA verilog
• 硬件描述语言Verilog HDL设计进阶之： 逻辑综合的原则以及可综合的代码设计风格
  用always块设计纯组合逻辑电路时，在生成组合逻辑的always块中，参与赋值的所有信号都必须有明确的值，即在赋值表达式右端参与赋值的信号都必需在always @(敏感电平列表)中列出。

  华清远见

  1

  2013/08/26

  FPGA verilog
• 硬件描述语言Verilog HDL设计进阶之：有限状态机的设计原理及其代码风格
  由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年，可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集。又由于HDL的可综合性研究近年来非常活跃，可综合子集的国际标准目前尚未最后形成，因此各厂商的综合器所支持的HDL子集也略有所不同。

  华清远见

  2013/08/23

  verilog verilog hdl
• 硬件描述语言Verilog HDL设计进阶之：Verilog HDL高级语法结构--函数
  函数的定义蕴含声明了与函数同名的、函数内部的寄存器。如在函数的声明语句中为缺省,则这个寄存器是一位的；否则是与函数定义中一致的寄存器。

  华清远见

  2013/08/23

  verilog verilog hdl
• 硬件描述语言Verilog HDL设计进阶之： Verilog HDL高级语法结构—任务
  如果传给任务的变量值和任务完成后接收结果的变量已定义，就可以用一条语句启动任务。任务完成以后控制就传回启动过程。如任务内部有定时控制，则启动的时间可以与控制返回的时间不同。

  华清远见

  2013/08/23

  verilog verilog hdl
• 硬件描述语言Verilog HDL设计进阶之：task和function说明语句的区别
  task和function说明语句分别用来定义任务和函数。利用任务和函数可以把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试。输入、输出和总线信号的值可以传入或传出任务和函数。

  华清远见

  2013/08/23

  verilog verilog hdl
• verilog HDL基础之：实例3 数字跑表
  本节通过Verilog HDL语言编写一个具有“百分秒、秒、分”计时功能的数字跑表，可以实现一个小时以内精确至百分之一秒的计时。数字跑表的显示可以通过编写数码管显示程序来实现，本实例只给出数字跑表的实现过程。读者还可以通过增加小时的计时功能，实现完整的跑表功能。

  华清远见

  1

  2013/08/21

  verilog 计数器
• Verilog HDL基础之：时序逻辑电路
  在Verilog HDL语言中，时序逻辑电路使用always语句块来实现。

  华清远见

  2013/08/21

  电路 verilog
• Verilog HDL基础之：Verilog HDL语言简介
  Verilog HDL是硬件描述语言的一种，用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首创的。

  华清远见

  2013/08/21

  verilog verilog hdl

正在努力加载...