fifo

• FIFO的使用方式
  

  建议使用FIFO采用的三个方式

  森森Tech

  1271

  09/04 21:53

  FPGA verilog
• FIFO复位流程
  

  在FIFO的使用过程中不可避免的在某些应用下必须使用reset信号，将当前FIFO中数据清空，但是我们现在调用的xilinx的FIFO核在复位条件不满足时会偶现FIFO进入复位状态无法恢复，必须重新断上电才能恢复的问题，所以在使用FIFO时我们必须严格的按照datasheet上要求执行，以免出现异常。

  森森Tech

  1720

  09/03 18:55

  xilinx vivado
• FPGA零基础学习之Vivado-FIFO使用教程
  

  本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。

  FPGA技术江湖

  5089

  2023/06/08

  vivado fifo
• 低功耗精密信号链应用最重要的时序因素有哪些？（下篇）
  本文将介绍低功耗系统在降低功耗的同时保持精度所涉及的时序因素和解决方案，以满足测量和监控应用的要求。文中将说明当所选ADC是逐次逼近寄存器(SAR) ADC时的时序影响因素。Σ-Δ架构的时序考虑因素有所不同。

  与非网编辑

  780

  2022/10/28

  ADI fifo
• 灿芯半导体推出两项创新技术用于DDR物理层
  一站式定制芯片及IP供应商——灿芯半导体日前宣布推出用于高速DDR物理层中的Zero-Latency （零延迟）和True-Adaptive（真自适应）两项技术。

  与非网编辑

  490

  2022/07/07

  DDR 物理层
• fifo先进先出原理
  当CPU在某一时段来不及响应所有的指令时，指令就会被安排在FIFO队列中，比如0号指令先进入队列，接着是1号指令、2号指令……当CPU完成当前指令以后就会从队列中取出0号指令先行执行，此时1号指令就会接替0号指令的位置，同样，2号指令、3号指令……都会向前挪一个位置。

  xiaohongxiang

  1598

  2021/02/23

  fifo
• BRAM和FIFO在FPGA中的区别和应用
  在FPGA（Field Programmable Gate Array，现场可编程门阵列）设计中，BRAM（Block RAM）和FIFO（First-In-First-Out）是两种常见的存储器单元。它们在FPGA系统中用于数据缓存、存储和通信等功能。本文将探讨BRAM和FIFO在FPGA中的区别、特性以及各自的应用场景。

  eefocus_3901714

  2295

  08/22 13:19

  存储器 fifo

正在努力加载...