加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

Xilinx FPGA

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
  • Xilinx FPGA 7系列 GTX/GTH Transceivers
    Xilinx FPGA 7系列 GTX/GTH Transceivers
    Xilinx 7系列FPGA全系所支持的GT,GT资源是Xilinx系列FPGA的重要卖点,也是做高速接口的基础,GT的意思是Gigabyte Transceiver,G比特收发器。不管是PCIE、SATA、MAC等,都需要用到GT资源来做数据高速串化和解串处理,Xilinx不同的FPGA系列拥有不同的GT资源类型,低端的A7由GTP,K7有GTX,V7有GTH,GTZ被用于少数V7系列,更高端的U+系列还有GTY等,他们的速度越来越高,应用场景也越来越高端。。。
    2734
    08/21 10:40
  • Xilinx FPGA BGA推荐设计规则和策略(二)
    Xilinx FPGA BGA推荐设计规则和策略(二)
    上一篇介绍了BGA封装PCB层数估计、BGA焊盘设计、过孔设计、信号走线等内容,本文我们介绍下FPGA BGA封装电源管脚布线。
  • Xilinx FPGA BGA推荐设计规则和策略(一)
    Xilinx FPGA BGA推荐设计规则和策略(一)
    Xilinx®Versal®体系结构、UltraScale™体系结构、7系列和6系列设备有多种封装,旨在实现最大性能和最大灵活性。这些封装有四种间距尺寸:1.0 mm、0.92 mm、0.8 mm和0.5 mm。本文针对这几种间距封装器件就PCB层数估计、BGA焊盘设计、过孔设计、走线等进行介绍。
  • Xilinx FPGA编程技巧之常用时序约束详解
    Xilinx FPGA编程技巧之常用时序约束详解
    今天给大侠带来Xilinx FPGA编程技巧之常用时序约束详解,话不多说,上货。为了保证成功的设计,所有路径的时序要求必须能够让执行工具获取。最普遍的三种路径以及异常路径为:
  • 基于FPGA的“俄罗斯方块”系统设计
    基于FPGA的“俄罗斯方块”系统设计
    今天给各位大侠带来基于FPGA的“俄罗斯方块”设计。通过此次项目,完成以下目的:1) 熟悉Xilinx FPGA的架构及开发流程;2) 设计一个功能完整的系统,掌握FSM + Datapath的设计方法。
  • Xilinx FPGA Partial Reconfiguration 部分重配置 详细教程
    Xilinx FPGA Partial Reconfiguration 部分重配置 详细教程
    Partial Reconfiguration(部分重配置)在现在的FPGA应用中越来越常见,我们这次的教程以Project模式为例来说明部分重配置的操作过程。这里我们使用的Vivado版本是2017.2,使用的例程是Vivado自带的wavegen工程,并在工程中增加一个计数器模块,如下图所示
  • FPGA技术干货集锦
    FPGA技术干货集锦
    本期内容与非网整理了涵盖初、中、高级的FPGA相关技术干货,包含技术资料、电路设计、在线课程等技术分享。
    4244
    02/07 13:45
  • Xilinx 7系列FPGA PCB设计指导(四)
    Xilinx 7系列FPGA PCB设计指导(四)
    传输介质的选择,无论是PCB材料还是电缆类型,都会对系统性能产生很大的影响。尽管任何传输介质在GHz频率都是有损的,但本章提供了一些管理信号衰减的指南,以便为给定的应用获得最佳性能。
  • Xilinx 7系列FPGA PCB设计指导(一)
    Xilinx 7系列FPGA PCB设计指导(一)
    从本文开始,我们陆续介绍下有关7系列FPGA通用PCB设计指导,重点介绍在PCB和接口级别做出设计决策的策略。由于FPGA本身也属于数字集成电路,文章中的大部分设计策略及概念也可为其他数字IC电路设计提供参考。文章内容主要包括以下五个章节内容:
  • 晶圆的另一面:背面供电领域的最新发展
    晶圆的另一面:背面供电领域的最新发展
    在我从事半导体设备的职业生涯之初,晶圆背面是个麻烦问题。当时发生了一件令我记忆深刻的事:在晶圆传送的过程中,几片晶圆从机器人刀片上飞了出来。收拾完残局后,我们想到,可以在晶圆背面沉积各种薄膜,从而降低其摩擦系数。放慢晶圆传送速度帮助我们解决了这个问题,但我们的客户经理不太高兴,因为他们不得不向客户解释由此导致的产量减少的原因。
  • Xilinx FPGA Vivado 开发流程
    本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。
  • Xilinx FPGA时钟及I/O接口规划(二)
    Vivado®Design Suite提供了几种可能影响I/O和时钟规划的器件规划功能。例如,FPGA配置方案、约束、配置电压方式都会影响I/O和时钟规划。或者,定义与封装兼容的其他器件,以便在最终设计需要时更改FPGA器件时,可以实现无缝衔接。建议在时钟和I/O规划前定义这些特殊的属性。

正在努力加载...