加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

UCIe

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

通用芯粒互连技术(Universal Chiplet Interconnect Express)是Chiplet标准联盟提出的芯粒高速互联标准。通用芯粒互连技术一个开放的芯粒互连协议,旨在芯片封装层面确立互联互通的统一标准,满足客户对可定制封装要求。通用芯粒互连技术提供了物理层和die-to-die适配器。物理层包含裸片间通信的电气信号、时钟标准、物理通道数量等规范,可以包含来自多家不同公司当前所有类型的封装选项,包括标准2D封装和更先进的2.5D封装。随着3D芯片封装的推出,UCIe标准还需不断升级,未来也将最终扩展到3D封装互连。

通用芯粒互连技术(Universal Chiplet Interconnect Express)是Chiplet标准联盟提出的芯粒高速互联标准。通用芯粒互连技术一个开放的芯粒互连协议,旨在芯片封装层面确立互联互通的统一标准,满足客户对可定制封装要求。通用芯粒互连技术提供了物理层和die-to-die适配器。物理层包含裸片间通信的电气信号、时钟标准、物理通道数量等规范,可以包含来自多家不同公司当前所有类型的封装选项,包括标准2D封装和更先进的2.5D封装。随着3D芯片封装的推出,UCIe标准还需不断升级,未来也将最终扩展到3D封装互连。收起

查看更多
  • 充分释放Chiplet发展潜力,UCIe进入40Gbps传输新时代
    充分释放Chiplet发展潜力,UCIe进入40Gbps传输新时代
    Chiplet是一种利用先进封装方法将不同工艺/功能的芯片进行异构集成的技术,让SoC的功能能够以不同的工艺节点去实现。不过,最初Chiplet产业发展比较混乱,各家大厂主导的功能Die(裸片)无法互连互通,UCIe(Universal chiplet interconnect express)标准应运而生,并迅速得到行业认可。随着SoC复杂度攀升,产业界对UCIe的性能要求也越来越高。
    692
    10/16 12:10
  • 是德科技推出System Designer for PCIe
    是德科技推出System Designer for PCIe
    是德科技(NYSE:KEYS)宣布推出System Designer for PCIe®,这是其先进设计系统 (ADS) 软件套件中的一款新产品,支持基于行业标准的仿真工作流程,可用于仿真高速、高频的数字设计。System Designer for PCIe 是一种智能的设计环境,用于对最新的PCIe Gen5 和 Gen6 系统进行建模和仿真。是德科技还在改进其电子设计自动化平台,通过为现有的
  • 谁将成为中国Chiplet落地“第一人”?
    谁将成为中国Chiplet落地“第一人”?
    近几年Chiplet的概念很火,海内外头部厂商纷纷入局,包括AMD、英特尔、英伟达、苹果、华为、寒武纪、芯原股份、芯动科技、壁仞科技、龙芯、北极雄芯等。 那些最会做大芯片的厂商都在入局Chiplet 作为Chiplet领域第一个吃螃蟹的“人”,2017年AMD推出第一代EPYC(霄龙)服务器CPU,采用了同构Chiplet的方式实现了多个Die的互联,降低了整体成本并提高了良率;2019年AMD推
    4898
    2023/04/06
  • 中国Chiplet的机遇与挑战及芯片接口IP市场展望 摩尔定律失效 芯片性能提升遇瓶颈
    在探讨Chiplet(小芯片)之前,摩尔定律是绕不开的话题。戈登·摩尔先生在1965 年提出了摩尔定律:每年单位面积内的晶体管数量会增加一倍,性能也会提升一倍。这意味着,在相同价格的基础上,能获得的晶体管数量翻倍。不过,摩尔先生在十年后的1975年,把定律的周期修正为24个月。至此,摩尔定律已经影响半导体行业有半个世纪。 随着集成电路技术的不断演进,半导体行业发现摩尔定律在逐渐失效。上图右上部分是
  • 为什么UCIe最适合多晶片系统 ?
    《道德经》里说“图难于其易,为大于其细。天下难事,必作于易;天下大事必作于细。”其实芯片也是这样,要做大,先做小,这里的从小做起不仅是指器件建模、RTL描述或IP实现,还包括以真正的“芯粒”组合来搭建大芯片。
    1379
    2023/01/16