SoC设计_SoC设计是什么意思

SOC设计的核心思想、优势以及跟系统级封装的对比

SoC（ on Chip）作为芯片设计的主流，已经成为现代集成电路技术发展的核心。

老虎说芯

535

10/21 11:10

SoC设计系统级封装

智权半导体/SmartDV力助高速发展的中国RISC-V CPU IP厂商走上高质量发展之道

进入2024年，全球RISC-V社群在技术和应用两个方向上都在加快发展，中国国内的RISC-V CPU IP提供商也在内核性能和应用扩展方面取得突破。从几周前在杭州举行的2024年RISC-V中国峰会以及其他行业活动和厂商活动中，可以清楚地看到这一趋势。作为全球领先的IP供应商，SmartDV也从其中国的客户和志趣相投的RISC-V CPU IP供应商那里获得了一些建议和垂询，希望和我们建立伙伴关

与非网编辑

906

10/08 07:47

RISC-V 加速器

芯原股份选用Arteris互连IP助力其高性能SoC设计

Arteris FlexNoC 5互连IP的物理感知功能可增强时序收敛，缓解线路拥塞并减少设计迭代，从而实现更可靠的芯片设计致力于加速片上系统（SoC）创建的领先系统 IP 供应商Arteris, Inc.（纳斯达克股票代码：AIP）今日宣布，一站式芯片定制服务和半导体IP授权服务提供商芯原微电子（上海）股份有限公司（芯原股份，688521.SH）已获得Arteris FlexNoC 5互连IP

与非网编辑

845

09/10 07:49

SoC 芯片设计

灿芯半导体推出高性能4.5Gbps/lane MIPI D-PHY IP

一站式定制芯片及IP供应商——灿芯半导体（上海）股份有限公司（灿芯股份，688691）宣布推出高性能4.5Gbps/lane MIPI D-PHY IP。该IP支持4条数据通道(lane)，每条通道的数据传输速率高达4.5Gbps, 总数据传输速率可达18Gbps，此解决方案可以满足各种高速通信的需求。

与非网编辑

852

08/29 13:33

数据传输 SoC设计

Semidynamics公布其全新一体式AI IP的张量单元效率数据

欧洲RISC-V定制内核AI专家Semidynamics公布其运行LlaMA-2 70亿参数大语言模型 (LLM) 的‘一体式’ AI IP的张量单元效率数据。Semidynamics的CEO Roger Espasa解释道：“传统的人工智能设计使用三个独立的计算元件：CPU、GPU（图形处理器单元）和通过总线连接的NPU（神经处理器单元）。这种传统架构需要DMA密集型编程，这种编程容易出错、速度

与非网编辑

900

07/04 08:30

人工智能 RISC-V

SoC设计

资讯