加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

RISC-V

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

RISC-V(发音为“risk-five”)是一个基于精简指令集(RISC)原则的开源指令集架构(ISA)。与大多数指令集相比,RISC-V指令集可以自由地用于任何目的,允许任何人设计、制造和销售RISC-V芯片和软件。虽然这不是第一个开源指令集,但它具有重要意义,因为其设计使其适用于现代计算设备(如仓库规模云计算机、高端移动电话和微小嵌入式系统)。设计者考虑到了这些用途中的性能与功率效率。该指令集还具有众多支持的软件,这解决了新指令集通常的弱点。该项目2010年始于加州大学伯克利分校,但许多贡献者是该大学以外的志愿者和行业工作者。RISC-V指令集的设计考虑了小型、快速、低功耗的现实情况来实做,但并没有对特定的微架构做过度的设计。截至2017年5月,RISC-V已经确立了版本2.22的用户空间的指令集(userspace ISA),而特权指令集(privileged ISA)也处在草案版

RISC-V(发音为“risk-five”)是一个基于精简指令集(RISC)原则的开源指令集架构(ISA)。与大多数指令集相比,RISC-V指令集可以自由地用于任何目的,允许任何人设计、制造和销售RISC-V芯片和软件。虽然这不是第一个开源指令集,但它具有重要意义,因为其设计使其适用于现代计算设备(如仓库规模云计算机、高端移动电话和微小嵌入式系统)。设计者考虑到了这些用途中的性能与功率效率。该指令集还具有众多支持的软件,这解决了新指令集通常的弱点。该项目2010年始于加州大学伯克利分校,但许多贡献者是该大学以外的志愿者和行业工作者。RISC-V指令集的设计考虑了小型、快速、低功耗的现实情况来实做,但并没有对特定的微架构做过度的设计。截至2017年5月,RISC-V已经确立了版本2.22的用户空间的指令集(userspace ISA),而特权指令集(privileged ISA)也处在草案版收起

查看更多
  • 思尔芯第八代原型验证S8-100全系已获客户部署,双倍容量加速创新
    思尔芯第八代原型验证S8-100全系已获客户部署,双倍容量加速创新
    国内首家数字EDA供应商思尔芯(S2C)第八代原型验证——芯神瞳逻辑系统S8-100,全系已获国内外头部厂商采用。该系列提供单核、双核及四核配置,旨在满足AI、HPC等领域不同规模的设计需求。S8-100搭载了AMD自适应SoC——Versal™ Premium VP1902,单系统等效逻辑门约1亿门,容量较上代产品提升两倍,支持多系统级联,完美适应超大规模芯片设计需求。此外,该系列还配备全面的工
    772
    12/19 10:06
  • 搭载玄铁处理器!RISC-V笔记本入选工信部“先进计算赋能新质生产力”典型应用案例
    搭载玄铁处理器!RISC-V笔记本入选工信部“先进计算赋能新质生产力”典型应用案例
    近日,工业和信息化部发布《先进计算赋能新质生产力典型应用案例》,搭载玄铁处理器的开源笔记本电脑“如意BOOK甲辰版”入选,且是全国73个典型应用案例中唯一以RISC-V架构为核心的成果。 作为一种新兴芯片架构,RISC-V凭借其开源、开放、简洁、灵活的优势,在此轮芯片产业周期中发展迅速。2019年玄铁C910处理器推出,更是成为全球RISC-V从IoT领域到高性能应用的起点。但在笔记本电脑领域,要
    6513
    12/19 07:28
  • FSG中国正式成立,推动嵌入式功能安全迈向新高度
    FSG中国正式成立,推动嵌入式功能安全迈向新高度
    由普华基础软件、IAR、秒尼科(Munik)、芯来科技、恩智浦(NXP)、Parasoft、瑞萨电子(Renesas Electronics)7家领先企业作为初始成员共同组成的功能安全专家小组FSG中国12月10日宣布正式成立。此举标志着由国内外领先的芯片及IP、嵌入式开发工具、操作系统、软件测试和功能安全技术服务厂商组成了强有力的组织,将推动嵌入式功能安全(FuSa)技术和认证迈向新的高度,力助
  • UPMEM选择半动态RISC-V AI IP用于大型语言模型应用
    UPMEM选择半动态RISC-V AI IP用于大型语言模型应用
    Semidynamics, the leading IP company for high performance, AI-enabled, RISC-V processors, is happy to announce that UPMEM has selected Semidynamics as its core provider for its next generation of LPDD
    338
    12/09 08:09
  • RISC-V工委会轮值会长孟建熠:AI时代RISC-V的三大挑战
    RISC-V工委会轮值会长孟建熠:AI时代RISC-V的三大挑战
    开源的RISC-V有望搭乘“AI快车”,对芯片架构产生变革,当前很多AI芯片的底座都是基于RISC-V架构。“RISC-V有望成为AI时代计算架构变革的技术底座。”在日前举办的第六届全球IC企业家大会上,中电标协RISC-V工委会轮值会长、阿里达摩院首席科学家、知合计算CEO孟建熠分享了RISC-V在AI时代的机遇,并指出,RISC-V在AI时代主要面临三大挑战。
    996
    12/04 10:30
  • 贸泽推出RISC-V技术资源中心探索开源的未来
    贸泽推出RISC-V技术资源中心探索开源的未来
    提供超丰富半导体和电子元器件™的业界知名新品引入 (NPI) 代理商贸泽电子 (Mouser Electronics) 推出内容丰富的RISC-V资源中心,为设计工程师提供新技术和新应用的相关知识。随着开源架构日益普及,RISC-V从众多选项中脱颖而出,成为开发未来先进软硬件的新途径。从智能手机和IoT设备,再到高性能计算,RISC-V正在各行各业中发展成为更主流的指令集架构 (ISA)。 与其他
  • 倪光南院士:拥抱开源RISC-V,强化半导体产业链
    倪光南院士:拥抱开源RISC-V,强化半导体产业链
    11月18日,第二十一届中国国际半导体博览会(IC China 2024)在北京国家会议中心开幕,中国工程院院士倪光南出席开幕式并做主题演讲。他表示,开源在新一代信息技术重点应用中持续深化,已从软件领域拓展至RISC-V为代表的硬件领域。开源RISC-V架构为全球芯片产业发展提供了新的机遇。
  • 2024“中国芯”出炉!赛昉科技昉·惊鸿-7110荣膺优秀技术创新产品奖
    2024“中国芯”出炉!赛昉科技昉·惊鸿-7110荣膺优秀技术创新产品奖
    2024中国微电子产业促进大会在横琴粤澳深度合作区隆重召开。同期,第十九届“中国芯”优秀产品征集结果正式发布。通过层层评选,赛昉科技昉·惊鸿-7110(JH-7110)高性能RISC-V应用处理器荣膺2024年“中国芯”优秀技术创新产品奖。 赛昉科技昉·惊鸿-7110高性能RISC-V应用处理器获得2024年“中国芯”优秀技术创新产品奖 “中国芯”优秀产品征集活动自2006年创立以来,已成功举办十
  • 航顺芯片HK32MCU版图再扩张,深圳南山新基地助力集成电路核心圈突破
    航顺芯片HK32MCU版图再扩张,深圳南山新基地助力集成电路核心圈突破
    深圳市南山区,作为中国高新技术产业的重要聚集地,一直是集成电路企业的必争之地。近期,深圳市航顺芯片技术研发有限公司(下文简称“航顺芯片”)随着高精尖人才团队不断壮大和方便办公,始终坚持人才在哪里办公就在哪里,以人才和服务客户为中心理念增设深圳南山办事处,这一战略性举措标志着航顺芯片HK32MCU在集成电路核心领域的进一步深入和资源的优势占领。 航顺芯片自2013年成立以来,一直坚持高端32位MCU
    977
    10/31 09:25
  • RISC-V笔记——代码移植指南
    RISC-V笔记——代码移植指南
    本文记录一些RISC-V内存操作在不同平台、场景下的使用方式,方便代码在不同平台上的移植。
    2177
    10/28 08:35
  • RISC-V笔记——内存模型总结
    RISC-V笔记——内存模型总结
    Memory consistency model定义了使用Shared memory(共享内存)执行多线程(Multithread)程序所允许的行为规范。RISC-V使用的内存模型是RVWMO(RISC-V Weak Memory Ordering),RVWMO内存模型是根据全局内存顺序(global memory order)定义的,全局内存顺序是所有harts产生的内存操作的总顺序。通常,多线程程序有许多不同的可能执行,每个执行都有自己对应的全局内存顺序。
  • RISC-V笔记——内存模型公理
    RISC-V笔记——内存模型公理
    在RISC-V中,只有当存在一个全局内存顺序(global memory order)符合preserved program order,并且满足load value axiom、atomicity axiom和progress axiom时,RISC-V程序的执行才遵循RVWMO内存一致性模型。今天主要讲下load value公理、atomicity公理和progress公理。
  • RISC-V笔记——Pipeline依赖
    RISC-V笔记——Pipeline依赖
    RISC-V的RVWMO模型主要包含了preserved program order、load value axiom、atomicity axiom、progress axiom和I/O Ordering。今天主要记录下preserved program order(保留程序顺序)中的Pipeline Dependencies(Pipeline依赖)。
    1239
    10/21 08:40
  • RISC-V笔记——RVWMO基本体
    RISC-V笔记——RVWMO基本体
    RISC-V使用的内存模型是RVWMO(RISC-V Weak Memory Ordering),它是Release Consistency的扩展,因此,RVWMO的基本体类似于RC模型。
    1668
    10/19 10:55
  • RISC-V笔记——显式同步
    RISC-V笔记——显式同步
    RISC-V的RVWMO模型主要包含了preserved program order、load value axiom、atomicity axiom、progress axiom和I/O Ordering。今天主要记录下preserved program order(保留程序顺序)中的Explicit Synchronization(显示同步)。
    1431
    10/18 08:33
  • RISC-V笔记——重叠地址排序
    RISC-V笔记——重叠地址排序
    RISC-V的RVWMO模型主要包含了preserved program order、load value axiom、atomicity axiom、progress axiom和I/O Ordering。今天主要记录下preserved program order(保留程序顺序)中的Overlapping-Address Orderings(重叠地址排序)。
    1357
    10/17 09:06
  • RISC-V笔记——语法依赖
    RISC-V笔记——语法依赖
    Memory consistency model定义了使用Shared memory(共享内存)执行多线程(Multithread)程序所允许的行为规范。
  • RISC-V笔记——基础
    RISC-V笔记——基础
    基本整型ISA精选了最小的一组指令,这些指令足以为编译器、汇编器、链接器和操作系统提供足够的功能,它提供了一组便利的ISA和软件工具链骨架,可以围绕它构建更多定制的处理器ISA。基本整型ISA与早期RISC处理器非常类似,除了没有分支延迟槽(branch delay slot)和可选的变长指令编码(Variable-length instruction encoding)。
    968
    10/10 08:38
  • 聊聊高通的芯片实力
    聊聊高通的芯片实力
    近期,关于高通的新闻颇多。高通不是一个小众的芯片公司,提到高通难免想到“手机芯片之王”、“苹果无法打败的公司”、“芯片行业里最懂专利的公司”.......这些标签伴随着高通公司发展,直至它成为全球芯片巨头。
  • 智权半导体/SmartDV力助高速发展的中国RISC-V CPU IP厂商走上高质量发展之道
    进入2024年,全球RISC-V社群在技术和应用两个方向上都在加快发展,中国国内的RISC-V CPU IP提供商也在内核性能和应用扩展方面取得突破。从几周前在杭州举行的2024年RISC-V中国峰会以及其他行业活动和厂商活动中,可以清楚地看到这一趋势。作为全球领先的IP供应商,SmartDV也从其中国的客户和志趣相投的RISC-V CPU IP供应商那里获得了一些建议和垂询,希望和我们建立伙伴关

正在努力加载...