PCIE

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准,它原来的名称为“3GIO”,是由英特尔在2001年提出的,旨在替代旧的PCI,PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能。PCIe交由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为“PCI-Express”,简称“PCI-e”。它的主要优势就是数据传输速率高,而且还有相当大的发展潜力。PCI Express也有多种规格,从PCI Express x1到PCI Express x32,能满足将来一定时间内出现的低速设备和高速设备的需求。PCI-Express的接口是PCIe 3.0接口

PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准,它原来的名称为“3GIO”,是由英特尔在2001年提出的,旨在替代旧的PCI,PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能。PCIe交由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为“PCI-Express”,简称“PCI-e”。它的主要优势就是数据传输速率高,而且还有相当大的发展潜力。PCI Express也有多种规格,从PCI Express x1到PCI Express x32,能满足将来一定时间内出现的低速设备和高速设备的需求。PCI-Express的接口是PCIe 3.0接口收起

查看更多
  • Xilinx PCIe高速接口入门实战(四)
    本文介绍PCIe IP核时钟结构、PCIe板卡时钟方案及复位设计相关内容。集成块输入系统时钟信号称为sys_clk,该时钟频率必须为100MHz、125MHz或250MHz。使用的时钟频率必须与Vivado IDE中的时钟频率选择相匹配。
    1066
    01/02 12:50
    Xilinx PCIe高速接口入门实战(四)
  • Xilinx PCIe高速接口入门实战(三)
    为保证FPGA设备可以连接并被系统识别,本节讨论了PCIe基础规范和PCIe板卡电气规范的对FPGA配置时间具体要求。在PCIe的标准系统中,当系统通电时,处理器上运行的配置软件开始扫描PCIe总线以发现机器拓扑。扫描PCIe层次结构以确定其拓扑结构的过程称为枚举过程,根复合体(RC)通过向设备发起配置事务来实现枚举过程。 
    Xilinx PCIe高速接口入门实战(三)
  • PCIe over Optics:引领AI互联与传输的新时代
    随着生成式AI技术的蓬勃发展,我们正步入一个万物存储、万物智能、万物互联的全新时代。在这个时代里,数据的洪流如潮水般涌来,对数据中心的基础设施提出了前所未有的挑战。为了满足AI模型日益增长的计算需求,大型语言模型(LLM)需要同时处理海量的多模态数据集,包括文本、图像、音频和视频等,这促使AI处理资源的需求急剧上升,并需要在整个数据中心内实现高效互连。
    206
    2024/12/13
    PCIe over Optics:引领AI互联与传输的新时代
  • Xilinx PCIe高速接口入门实战(二)
    本文详细介绍7 Series Intergrated Block for PCI ExpressPCIe硬核IP接口功能描述及PCIe配置空间相关内容。
    Xilinx PCIe高速接口入门实战(二)
  • Xilinx PCIe高速接口入门实战(一)
    本文对Xilinx 7 Series Intergrated Block for PCI Express PCIe硬核IP进行简要介绍,主要包括7系列FPGA PCIe硬核资源支持、三IP硬核差异、PCIe硬核资源利用等相关内容。
    Xilinx PCIe高速接口入门实战(一)
  • 为什么大厂不愿意使用英伟达的NVLink?
    在当前的GPU和加速计算领域,英伟达(NVIDIA)无疑是领先的技术提供者,其开发的NVLink技术是一项革命性的高速互连技术,旨在加速GPU之间以及GPU与主机CPU之间的通信。然而,尽管NVLink技术具有显著的优势,许多大厂仍然选择不采用这一技术,而是使用其他技术或开发自己的互连方案。那么,是什么原因使得这些厂商在选择互连技术时对NVLink保持谨慎?我们将从多个角度进行详细分析。
    2325
    2024/11/18
    为什么大厂不愿意使用英伟达的NVLink?
  • PCIe 7.0 互连— PCIe的尽头会是光吗?
    伴随大语言模型和相关训练系统迅猛增长、对非结构化数据处理的需求急剧上升,市场对算力的需求也是呈指数级增加。PCIe作为计算机和服务器中使用广泛的高速数据传输技术发展迅猛,今年4月份PCI-SIG已经批准 Draft 0.5版基础规范,目前0.7版本基础规范正在审核中,预计2025年敲定最终发行版本。
    PCIe 7.0 互连— PCIe的尽头会是光吗?
  • PCIE工程bd上ddr3和xdma ip核通过axi connect.互联,数据怎么交互?
    今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集(二十八),以后还会多推出本系列,话不多说,上货。Q:有个pcie工程,bd上有ddr3和xdma ip核。通过axi connect.互联。数据怎么交互?
    PCIE工程bd上ddr3和xdma ip核通过axi connect.互联,数据怎么交互?
  • Xilinx 7系列FPGA PCI Express IP核简介
    Xilinx®7系列FPGA集成了新一代PCI Express集成块,支持8.0Gb/s数据速率的PCI Express 3.0。本文介绍了7系列FPGA PCIe Gen3的应用接口及一些特性。
    Xilinx 7系列FPGA PCI Express IP核简介
  • 万亿参数模型的数据迁移挑战巨大,PCIe7.0如何提升AI芯片带宽?
    有关人工智能(AI)快速发展的新闻报道层出不穷,与此同时,对先进、高效的硬件基础结构的需求也变得愈加迫切。大语言模型(LLM)越来越复杂,所需参数量每四到六个月就会翻一番。事实上,GPT-4的参数量超过一万亿!这个数字看似很直白,但其所对应的数据量庞大到令人咋舌──2万亿字节就相当于200,000张高分辨率照片或500,000个文档。要想高效且稳定地迁移如此庞大的数据集,就必须依赖于高可靠性、高带宽的互连技术。
    1523
    2024/10/18
    万亿参数模型的数据迁移挑战巨大,PCIe7.0如何提升AI芯片带宽?
  • PCI Express发射器一致性/调试解决方案
    PCI-SIG 6.0规范引入了PAM4信号,旨在在保持NRZ信号向后兼容的同时实现64GT/s。多级(PAM4)方法为采用者和验证团队带来了新的信号完整性挑战。Tektronix的PCI Express 6.0软件通过自动化测试来减少这种新复杂性,确保测量的准确性和可重复性。 Tektronix的PCE6 (Gen6)选项、PCE5 (Gen5)选项、PCE4 (Gen4)选项和PCE3 (Ge
    PCI Express发射器一致性/调试解决方案
  • 用于大型国际项目中微子识别的Spectrum高速数字化仪
    此前人们认为中微子粒子是没有质量的。直到近些年,人们才意识到中微子粒子质量很小,并能在三种不同“味道”之间相互切换。这些被称为“幽灵粒子”的中微子粒子通常能够穿过大多数普通物质而不被检测到,因此人们常常需要借助专业的探测器对其进行研究。最新的中微子实验装置JUNO位于中国江门地下750米处,是由来自全球17个国家74所大学和国家实验室的730名科学家合作完成,耗资4亿欧元。Spectrum仪器的高
    用于大型国际项目中微子识别的Spectrum高速数字化仪
  • Microchip推出高性能第五代PCIe®固态硬盘控制器系列
    Flashtec® NVMe® 5016 控制器经过优化,可管理不断增长的企业和数据中心工作负载 人工智能(AI)的蓬勃发展和云服务的快速普及正推动对更强大、更高效和更高可靠性的数据中心的需求。为满足日益增长的市场需求,Microchip Technology(微芯科技公司)推出Flashtec® NVMe® 5016固态硬盘 (SSD) 控制器。这款16通道第五代PCIe® NVM Expres
    Microchip推出高性能第五代PCIe®固态硬盘控制器系列
  • 是德科技推出 System Designer 和 Chiplet PHY Designer
    是德科技(Keysight Technologies, Inc.)宣布推出 System Designer for PCIe®,这是其先进设计系统 (ADS)软件套件中的一款新产品,支持基于行业标准的仿真工作流程,可用于仿真高速、高频的数字设计。System Designer for PCIe 是一种智能的设计环境,用于对最新的 PCIe Gen5 和 Gen6 系统进行建模和仿真。是德科技还在改
    是德科技推出 System Designer 和 Chiplet PHY Designer
  • 东芝推出支持PCIe®5.0和USB4®等高速差分信号的2:1多路复用器/1:2解复用器开关
    东芝电子元件及存储装置株式会社(“东芝”)宣布,推出最新多路复用器/解复用器(Mux/De-Mux)开关“TDS4A212MX”和“TDS4B212MX”多路复用器/解复用器(Mux/De-Mux)开关。该新产品可用作2输入1输出Mux开关和1输入2输出De-Mux开关,适用于PC、服务器设备、移动设备等的PCIe®5.0、USB4®和USB4®Ver.2等高速差分信号应用。 新产品采用东芝专有的
    东芝推出支持PCIe®5.0和USB4®等高速差分信号的2:1多路复用器/1:2解复用器开关
  • AMEYA360:广和通发布Wi-Fi 7模组WN372-GL
    2024世界移动通信大会·上海(MWCS 2024)期间,广和通发布Wi-Fi能力高达BE7200的Wi-Fi 7模组WN372-GL,助力终端客户以更优成本、更高效率快速落地FWA整体解决方案。 WN372-GL兼容IEEE 802.11a/b/g/n/ac/ax/be协议,基于MediaTek Filogic 660 Wi-Fi 7芯片组,支持Wi-Fi 7的160MHz 超高带宽、4096Q
    765
    2024/07/01
  • 后摩智能推出边端大模型AI芯片M30,赋能多场景智能化
    近日,后摩智能推出基于存算一体架构的边端大模型AI芯片——后摩漫界™️M30,最高算力100TOPS,典型功耗12W。为了进一步提升部署的便捷性,后摩智能同步推出了基于M30芯片的智算模组(SoM)和力谋®️AI加速卡。 随着AI大模型部署需求从云端迅速向端侧和边缘侧设备迁移,AI芯片的性能、功耗和响应速度面临前所未有的挑战。后摩漫界™️M30芯片兼具高性能与低功耗特性,可满足边端侧大模型部署对高
    后摩智能推出边端大模型AI芯片M30,赋能多场景智能化
  • 新思科技推出业界首款PCIe 7.0 IP解决方案,加速HPC和AI等万亿参数领域的芯片设计
    新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布,推出业界首款完整的PCIe 7.0 IP解决方案,包括控制器、IDE安全模块、PHY和验证IP。该解决方案可以助力芯片制造商满足计算密集型AI工作负载在传输海量数据时对带宽和延迟的严苛要求,同时支持广泛的生态系统互操作性。大型语言模型对算力的需求正在以惊人的速度增长,数据中心需要尽可能快速且可靠地处理数以万亿计的参数。新
  • Samtec技术前沿 | 高达128 GT/s :全新概念验证型高速电缆解决方案性能
    【摘要/前言】 即将发布的PCIe® 7.0 规范旨在实现128 GT/s的数据传输速率。它延续了PCIe 每一代产品速度翻番的趋势。根据 PCI-SIG的说法,"PCIe 7.0 技术的目标是为人工智能/机器学习、数据中心、高性能计算、汽车和物联网等数据密集型市场提供可扩展的互连解决方案" PCIe 7.0目标是于2025年发布,可能要到2027年才会出现在设备中。 不过,在丹佛举行的SC 23
    1079
    2024/06/12
    Samtec技术前沿 | 高达128 GT/s :全新概念验证型高速电缆解决方案性能
  • 数据采集与控制 > PCIe采集卡 > PCIe8533B
    是一种基于PCIe总线的同步采集卡。该板卡提供4路单端模拟量输入,12位ADC采样精度,转换速率高达80MS/s。 PCIe-8533B/8543B是4通道12位80/40MS/s采样数字化仪,专为输入信号高达40/20M的高频 和高动态范围的信号而设计。模拟输入范围可以通过软件编程设置为±1V或者±5V。配备了容量高 达256MB的DDR3 SDRAM存储器。 PCIe-8533B/8543B配
    数据采集与控制 > PCIe采集卡 > PCIe8533B

正在努力加载...