FPGA设计

• FPGA设计中的线性序列机（Linear Sequence Machine）设计介绍

  本文介绍了FPGA设计中的线性序列机（Linear Sequence Machine）的设计方法及其应用场景。线性序列机是一种特殊的有限状态机，适合产生精确的时序控制信号。通过一个计数器和状态到输出的译码器实现精确控制。

  郝旭帅电子设计团队

  827

  09/10 10:35

  FPGA设计 线性序列机
• FIFO在FPGA设计中的关键作用

   本篇主要讨论FIFO在FPGA设计中的关键作用。

  郝旭帅电子设计团队

  2333

  08/24 09:25

  fifo FPGA设计

  
• 基于AG32内置MCU+FPGA的特性 MiniLED电视背光控制应用方案

  基于AG32内置MCU+FPGA的特性：MiniLED电视背光控制应用方案。 方案特色： 1.提供可复用的IO口进行单线通信控制，支持超过10000个区域调光。 2.可重新配置区域映射，灵活方便。 3. 提供32/48/64/100多种封装。

  eefocus_3883281

  2139

  07/21 09:20

  stm32 FPGA设计
• 常用的雷达信号 基于DDS的线性调频信号的产生

  大侠好，今天由“82年的程序媛”本媛给大侠带来FPGA设计之基于DDS的线性调频信号的产生，后续本媛还会继续更新产品项目开发心得，学习心得等，欢迎大家持续关注，话不多说，上货。

  FPGA技术江湖

  1606

  03/05 12:20

  dds FPGA设计

  
• FPGA入门基础之I2C接口设计（一）

  本文从I2C协议的概述开始，描述协议的历史、不同速度模式、物理层和数据帧结构，最后介绍I2C混合电压系统中电平兼容性以及上拉电阻大小计算。

  FPGA技术实战

  3520

  2024/06/19

  I2C I2C接口

  
• 如何在ModelSim中添加Xilinx仿真库

  今天给大侠带来在FPGA设计应用中如何在ModelSim中添加Xilinx仿真库，话不多说，上货。

  FPGA技术江湖

  1407

  2024/05/28

  xilinx ModelSim

  
• 做FPGA，为啥加班这么多？

  很多年前我经常在想：做FPGA设计，为啥加班这么多，不停地调bug和维护bug，心力交瘁。直到做了IC设计，我才彻底懂了：看完FPGA设计和IC设计上的差别，你也会懂。

  FPGA2嵌入式

  1617

  2024/05/11

  ic设计 FPGA设计

  
• FPGA 高级设计：时序分析和收敛

  今天给大侠带来FPGA 高级设计：时序分析和收敛，话不多说，上货。什么是静态时序分析？静态时序分析就是Static Timing Analysis，简称 STA。它可以简单的定义为：设计者提出一些特定的时序要求（或者说是添加特定的时序约束），套用特定的时序模型，针对特定的电路进行分析。分析的最终结果当然是要求系统时序满足设计者提出的要求。

  FPGA技术江湖

  1434

  2024/05/06

  FPGA设计 时序分析

  
• FPGA设计经验之图像处理

  今天和大侠简单聊一聊基于FPGA的图像处理，之前也和各位大侠聊过相关的图像处理，这里面也超链接了几篇，具体如下：图像边缘检测算法体验步骤（Photoshop，Matlab）算法系列：基于 FPGA 的图像边缘检测系统设计（sobel算法）    FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真   需要的可以参考一下，欢迎一起交流学习。话不多说，上货。

  FPGA技术江湖

  2035

  2024/05/06

  图像处理 FPGA设计

  
• FPGA设计中,使用ISE和Matlab创建并仿真ROM IP核

  今天给大侠带来FPGA设计中使用ISE和Matlab创建并仿真ROM IP核，话不多说，上货。中,使用和创建并仿真

  FPGA技术江湖

  1646

  2024/04/17

  ise软件 matlab

  
• 莱迪思全新版本Radiant设计软件拓展功能安全特性

  莱迪思半导体（NASDAQ：LSCC），低功耗可编程器件的领先供应商，今日宣布推出屡获殊荣、最新版本的莱迪思Radiant®设计软件。新版本集成了最新的Synopsys Synplify® FPGA综合工具和三重模块化冗余（TMR），进一步扩展了功能安全和可靠性，提供先进的设计自动化流程解决方案，帮助设计人员更轻松地开发基于莱迪思FPGA的应用，为工业、汽车市场带来强大的功能安全保护、高可靠性和稳定运行等特性。

  与非网编辑

  857

  2024/04/02

  莱迪思 LATTICE
• 如何成为一名专业的FPGA工程师

  要成为一名专业的FPGA工程师，以下是一些建议的步骤：学习数字电路和硬件描述语言（HDL）：了解数字电路和基本的逻辑门操作是成为FPGA工程师的重要基础。学习硬件描述语言（如Verilog或VHDL）将帮助您描述和设计FPGA中的电路。

  森森Techdaily

  1376

  2024/02/15

  FPGA FPGA设计

  
• FPGA设计时序分析概念之Timing Arc

  在时序工具对设计进行时序分析时，经常会看到一个概念Timing Arch(时序弧)。Timing Arc是一个信号一个单元Cell的输入引脚Pin到该单元输出引脚Output Pin间的路径。对于一个单元Cell，可以存在多个时序弧，通过时序弧的信息，我们可以计算每一段路径的时延从而进行时序分析以及优化。

  森森Techdaily

  2609

  2023/12/18

  FPGA设计 时序分析

  
• FPGA设计与验证之间的思维冲突

  HDL是HardwareDescriptionLanguage（硬件描述语言）。设计FPGA时，就是通过HDL来搭建底层硬件电路，最终实现不同功能的电路。即FPGA设计是设计一个完成某种需求的电路。

  FPGA2嵌入式

  161

  2022/04/24

  FPGA设计 FPGA验证
• 瑞苏盈科Zynq UltraScale+ MPSoC开发套件助您大幅缩短FPGA设计导入时间

  FPGA技术对于许多应用来说是一种可行的选择，并提供了很多潜力，但许多人认为入门门槛很高，编程非常复杂和费力。

  与非网编辑

  142

  2021/11/22

  开发套件 FPGA设计
• Intel FPGA板级设计的流程

  本文我们介绍下Intel FPGA板级设计相关的内容，主要对板级设计一些需要考虑的关键内容进行描述。

  FPGA技术实战

  258

  2021/08/26

  原理图 Intel
• FPGA设计中常见的反压方式有哪些

  在FPGA设计中，反压是一种机制，用于处理数据流中不同速率的数据传输。以下是一些常见的反压方式： 1. FIFO（First-In-First-Out）缓冲区： 使用FIFO缓冲区来存储来自快速产生者的数据，在慢速消费者准备好时再进行传输。 2. Handshaking协议： 通过Handshaking协议，发送者和接收者之间交换信号以控制数据流量。例如，当接收者未准备好接收数据时，发送者暂停发送

  eefocus_3901714

  938

  06/12 07:27

  FPGA设计

正在努力加载...