DFT_DFT资讯 - 与非网

IC全栈工程师是如何炼成的？

2019年毕业于西安工业大学，专业是计算机科学与技术。和很多同学一样，毕业的时候非常迷茫，不知道做些什么。同班同学大多都从事了对口的软件开发行业，但我确实不想从事软件行业，一方面是我不太喜欢，另一方面是因为中年危机。

IC修真院

2397

10/12 10:20

芯片工程师 DFT

DFT和ATE哪个前景更好？怎么选？

ATE测试和DFT可测性设计，二者对芯片测试都至关重要，且彼此之间也有千丝万缕的联系。有好多ATE测试工程师来咨询如何转岗到DFT。今天就来讲讲这两个岗位。

IC修真院

2409

10/10 10:30

芯片工程师 ATE

浅谈 dft 之 OCC（on chip clock）

本文我们将讨论一个非常基本的 OCC 设计，其唯一目的是演示它是如何工作的。与此处讨论的 OCC 相比，行业标准 OCC 更先进，更能抵御时钟毛刺。

志芯

18.7万

09/27 12:31

DFT

芯片行业这两个创业方向已经高度内卷

最近，我在谈一个关于DFT设计服务的单子。甲方的要求非常高，预计项目需要两三个月才能完成，并且需要一定时间的现场支持。项目采用12纳米工艺，这是一种相对先进的工艺，项目规模不算小。

白话IC

934

07/03 15:01

芯片行业 DFT

DFT 之 MBIST存储器内建自测试

MBIST是Memory Build-In-Self Test的简称，意为存储器内建自测试。“内建”的含义是指针对存储器的测试向量不是由外部测试机台（ATE：Auto-Test-Equipment）生成，而是由内建的存储器测试逻辑自动产生，并进行结果的对比。MBIST测试中，只需要从机台通过JTAG标准接口下达测试的指令，就可以从TDO接口获取测试结果。

快乐的芯片工程师

6473

05/20 10:00

存储器 DFT

生物阻抗谱技术的进步如何推动便携式设备创新

摘要借助生物阻抗谱技术，科学家和医生如今能够监测透皮给药的有效性和药代动力学特性。本文从基本原理以及人体真皮组织特征等多个角度，对这门技术展开了详细介绍，并描述了可用于实现便携式监测设备的技术。什么是生物阻抗谱？阻抗谱是一种用于表征各种介质电特性的测量技术，可测量介质在交流电流下的阻抗或电阻，此阻抗随频率不同而变化，通过分析这种变化，我们就能以经济高效的方式快速了解通常难以评估的材料特性。阻

与非网编辑

1943

04/15 07:14

ADI DFT

一文搞懂芯片DFT岗！

从1975年PHILIPS公司实验中心首次提出“可测性设计”概念至今，DFT已经伴随着芯片走过了半个世纪。但DFT在数字IC设计岗位中还是显得很神秘很低调。你说他重要吧，并不是所有芯片设计公司都有这个岗位，你说他不重要吧，但凡芯片产品达到一定规模后，就必须设置DFT部门。我曾见过某个大厂的HR，在各类DFT相关话题下疯狂评论招人，属实急迫。那么成为一个DFT工程师到底是什么样的体验呢？

IC修真院

5247

01/11 11:20

芯片工程师 DFT

在芯片设计端，从事DFT岗位是什么体验？

从1975年PHILIPS公司实验中心首次提出“可测性设计”概念至今，DFT已经伴随着芯片走过了半个世纪。但DFT在数字IC设计岗位中还是显得很神秘很低调。你说他重要吧，并不是所有芯片设计公司都有这个岗位，你说他不重要吧，但凡芯片产品达到一定规模后，就必须设置DFT部门。我曾见过某个大厂的HR，在各类DFT相关话题下疯狂评论招人，属实急迫。那么成为一个DFT工程师到底是什么样的体验呢？

IC修真院

2686

2023/12/08

芯片设计 DFT

西门子发布 Tessent RTL Pro 强化可测试性设计能力

西门子数字化工业软件近日推出 Tessent™ RTL Pro 创新软件解决方案，旨在帮助集成电路 (IC) 设计团队简化和加速下一代设计的关键可测试性设计 (DFT) 任务。

与非网编辑

2044

2023/10/19

ic设计 DFT

IC择岗指南 | DFT和ATE怎么选？

ATE测试和DFT可测性设计，虽然二者都对芯片测试至关重要，但是两个岗位的区别还是很大的。两个岗位应该如何做选择？

IC修真院

2714

2023/10/13

工程师 ATE

英诺达发布DFT静态验证工具，提高IC设计质量及可靠性

英诺达（成都）电子科技有限公司发布了自主研发的静态验证EDA工具EnAltius®昂屹® DFT Checker，该工具可以在设计的早期阶段发现与DFT相关的问题或设计缺陷。随着芯片规模和复杂度的提升，芯片各种逻辑和电气功能验证的要求越来越高，多种RTL编码风格、以及存在于电路设计中的结构性和功能性问题更容易成为设计上的缺陷，导致设计不断修改，甚至造成流片失败的风险。此外，设计重用性和IP的高集

与非网编辑

1654

2023/09/13

eda DFT

西门子推出 Tessent Multi-die 解决方案

西门子数字化工业软件近日推出 Tessent™ Multi-die 软件解决方案，旨在帮助客户加快和简化基于 2.5D 和 3D 架构的下一代集成电路 (IC) 关键可测试性设计 (DFT) 。

与非网编辑

1384

2022/10/17

数字化 ic设计

新思科技芯片生命周期管理再升级，加速数据传输并显著缩短测试时间

新思科技近日推出了一项创新的流结构技术（Streaming fabric technology），能够将芯片数据访问和测试的时间最高缩短80%，并极大程度地降低极限功耗，从而支持日益复杂的大型设计中芯片健康监测的实时分析。