加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

ASIC

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

ASIC(Application Specific Integrated Circuit)即专用集成电路,是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。 用CPLD(复杂可编程逻辑器件)和 FPGA(现场可编程逻辑门阵列)来进行ASIC设计是最为流行的方式之一,它们的共性是都具有用户现场可编程特性,都支持边界扫描技术,但两者在集成度、速度以及编程方式上具有各自的特点。

ASIC(Application Specific Integrated Circuit)即专用集成电路,是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。 用CPLD(复杂可编程逻辑器件)和 FPGA(现场可编程逻辑门阵列)来进行ASIC设计是最为流行的方式之一,它们的共性是都具有用户现场可编程特性,都支持边界扫描技术,但两者在集成度、速度以及编程方式上具有各自的特点。收起

查看更多
  • ASIC会不会取代GPU?
    ASIC会不会取代GPU?
    最近这段时间,美国股票市场的动静比较大。有两个科技股概念,突然变得很火,引起了市场的高度关注,涨幅惊人。这两个概念,分别是ASIC和量子计算。今天这篇文章,我们主要说说ASIC。
  • 算力ASIC赛道浮出水面
    算力ASIC赛道浮出水面
    英伟达吃肉,博通迈威尔喝汤居然也喝饱了。随着美股季报的发布,这两家公司劲爆的业绩终于藏不住了。12月4日,Marvell发布2025财年第三季度财报,市值首次突破1000亿美元市值,第三季度净收入为15.16 亿美元,比2024年8月29日公司给出的指引中值高出6600万美元,环比增长了19%。投资者注意到,Marvell的定制芯片(ASIC)业务正成为其强劲增长的核心动力之一。
    670
    12/16 10:30
  • 从博通万亿美金市值到AI ASIC核心逻辑,90000字详尽解读!
    从博通万亿美金市值到AI ASIC核心逻辑,90000字详尽解读!
    上周最后一个美股交易日,美股又又又诞生了一家万亿美金市值的公司——博通(AVGO)。博通股价截止收盘时上涨24.43%,最终收盘市值达到了1.05万亿美金,继苹果,微软,英伟达,亚马逊,Meta,伯克希尔,特斯拉,台积电,alphabet(谷歌)9家公司之后,美股又多了一家万亿美金公司,也是全球第12个破万亿美金市值的公司。
  • IP Your Way——您提供规格,然后SmartDV为您生成定制IP
    IP Your Way——您提供规格,然后SmartDV为您生成定制IP
    作者:Karthik Gopal SmartDV Technologies亚洲区总经理 智权半导体科技(厦门)有限公司总经理 无论是在出货量巨大的消费电子市场,还是针对特定应用的细分芯片市场,差异化芯片设计带来的定制化需求也在芯片设计行业中不断凸显,同时也成为了芯片设计企业实现更强竞争力和更高毛利的重要模式。所以,当您在为下一代SoC、ASIC或FPGA项目采购设计IP,或者寻求更适合的验证解决方
  • 先进工艺若断供,这些公司受影响或远甚于AI/GPU公司
    先进工艺若断供,这些公司受影响或远甚于AI/GPU公司
    近期,台积电宣布自11月11日起暂停向中国大陆AI/GPU客户供应先进工艺的芯片,另外三星也被传同样会受到限制,无法承接相关订单。
  • 实际案例说明用基于FPGA的原型来测试、验证和确认IP——如何做到鱼与熊掌兼得?
    实际案例说明用基于FPGA的原型来测试、验证和确认IP——如何做到鱼与熊掌兼得?
    作者:Philipp Jacobsohn,SmartDV首席应用工程师 Sunil Kumar,SmartDV FPGA设计总监 本系列文章从数字芯片设计项目技术总监的角度出发,介绍了如何将芯片的产品定义与设计和验证规划进行结合,详细讲述了在FPGA上使用硅知识产权(IP)内核来开发ASIC原型项目时,必须认真考虑的一些问题。 全文从介绍使用IP核这种预先定制功能电路的必要性开始,通过阐述开发AS
  • 专访迈来芯CEO:企业竞争三要素,在变革中创新
    专访迈来芯CEO:企业竞争三要素,在变革中创新
    时至今日半导体产业已经诞生70多年,伴随数字化、智能化的深入渗透以及人工智能技术带动的相关电子产品和应用的加速变革,不可否认,半导体产业目前处在激烈而充分的竞争生态,近些年的地缘政治也给整个产业的发展带来诸多不确定性因素,诚然,大企业有大企业的困境,小企业仍有小企业的机会,但最终集中化都是大势所趋,而只有能服务全球市场的企业才会真正成为最后的胜利者。 不管外部环境如何波诡云谲,以及未来要面临的应用
    2898
    10/09 10:02
  • 一文搞懂CPU、GPU、ASIC和FPGA
    一文搞懂CPU、GPU、ASIC和FPGA
    在科技日新月异的今天,计算力已成为推动社会进步和产业升级的重要驱动力。而在这片浩瀚的计算海洋中,CPU、GPU、ASIC与FPGA作为四大核心力量,各自扮演着不可替代的角色。下面就由文档君带领大家深入探索这四种计算单元的奥秘。
    2198
    09/28 09:53
  • 通用示波器进入14位ADC时代,应对电子设计新挑战
    随着5G、物联网、云计算和人工智能等技术的不断进步,ICT行业正迎来前所未有的发展机遇。在这样的背景下,数字示波器的重要性日益凸显。
  • AI布局加上供应链库存改善,2025年晶圆代工产值将年增20%
    AI布局加上供应链库存改善,2025年晶圆代工产值将年增20%
    2024年因消费性产品终端市场疲弱,零部件厂商保守备货,导致晶圆代工厂的平均产能利用率低于80%,仅有HPC(高性能计算)产品和旗舰智能手机主流采用的5/4/3nm等先进制程维持满载;不同的是,虽然消费性终端市场2025年能见度仍低,但汽车、工控等供应链的库存已从2024年下半年起逐渐落底,2025年将重启零星备货,加上Edge AI(边缘人工智能)推升单一整机的晶圆消耗量,以及Cloud AI持
  • 是德科技推出先进的14-bit精密示波器,适用于各种普遍的应用场景
    是德科技推出先进的14-bit精密示波器,适用于各种普遍的应用场景
    是德科技(NYSE: KEYS )推出 14-bit模数转换器 (ADC) 示波器 InfiniiVision HD3 系列,其信号分辨率是其他通用示波器的四倍以上,本底噪声不到后者的一半。HD3 系列经过全新设计,采用定制的专用集成电路 (ASIC) 和深度内存架构,使工程师能够在各种应用中快速检测和调试信号问题。 是德科技InfiniiVision HD3 系列是一款 14-bit ADC 示
  • 数字芯片设计验证经验分享系列文章(第四部分):将ASIC IP核移植到FPGA上
    数字芯片设计验证经验分享系列文章(第四部分):将ASIC IP核移植到FPGA上
    本系列文章从数字芯片设计项目技术总监的角度出发,介绍了如何将芯片的产品定义与设计和验证规划进行结合,详细讲述了在FPGA上使用IP核来开发ASIC原型项目时,必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始,通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素,用八个重要主题详细分享了利用ASIC IP来在FPGA上开发原型验证系统设计时需要考量的因素。
    1608
    08/29 17:34
  • 数字芯片设计验证经验分享(第三部分): 将ASIC IP核移植到FPGA上
    数字芯片设计验证经验分享(第三部分):   将ASIC IP核移植到FPGA上
    作者:Philipp Jacobsohn,SmartDV首席应用工程师 Sunil Kumar,SmartDV FPGA设计总监 本系列文章从数字芯片设计项目技术总监的角度出发,介绍了如何将芯片的产品定义与设计和验证规划进行结合,详细讲述了在FPGA上使用IP核来开发ASIC原型项目时,必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始,通过阐述开发ASIC原型设计时需要考虑到
  • 提高垂直分辨率 改善测量精度
    提高垂直分辨率  改善测量精度
    引言 提高垂直分辨率一直是示波器设计者的目标,因为工程师需要测量更精细的信号细节。但是,想获得更高垂直分辨率并不只理论上增加示波器模数转换器(ADC)的位数就能实现的。泰克4、5 和6系列示波器采用全新的12位ADC和两种新型低噪声放大器,不仅在理论上提高分辨率,在实用中垂直分辨率性能大大提升。这些颠覆式的产品拥有高清显示器和快速波形更新速率,并且实现更高的垂直分辨率来查看信号的细节。 图1:6系
  • 罗德与施瓦茨为MXO系列示波器配备基于ASIC的区域触发功能,刷新了采集速率记录
    罗德与施瓦茨为MXO系列示波器配备基于ASIC的区域触发功能,刷新了采集速率记录
    罗德与施瓦茨(以下简称“R&S”)推出业界首款基于 ASIC 的区域触发功能,进一步加强其示波器产品组合。 MXO 系列示波器可提供目前业界最快的区域触发更新率,每秒高达 600,000 个波形,触发事件之间的盲区时间小于1.45 us。与同类区域触发竞品相比,速度最多可提高10,000倍。由于采用了基于ASIC的新型区域触发技术,MXO系列示波器可以精准隔离那些传统触发技术不具灵活性的事
  • 赋能创芯,共筑生态:航顺芯片HK32MCU新品发布,强势打破行业内卷
    赋能创芯,共筑生态:航顺芯片HK32MCU新品发布,强势打破行业内卷
    受“格美”台风的影响,上海结束了多日的酷暑,风雨如织,凉爽怡人。“赋能创芯,共筑生态”2024年度航顺HK32MCU新品发布会暨第三次代理商培训大会(华东)顺利召开,华东区域近200家知名代理商和终端客户齐聚发布会现场,航顺芯片与合作伙伴们于风雨中共筑梦想,同绘壮丽的MCU蓝图。 航顺芯片华东区负责人徐芳致欢迎辞,向冒着风雨到会的各位代理商伙伴们致以热烈欢迎和诚挚感谢。 大会正式开始,航顺芯片创始
  • 将ASIC IP核移植到FPGA上——更新概念并推动改变以完成充满挑战的任务!
    将ASIC IP核移植到FPGA上——更新概念并推动改变以完成充满挑战的任务!
    本系列文章从数字芯片设计项目技术总监的角度出发,介绍了如何将芯片的产品定义与设计和验证规划进行结合,详细讲述了在FPGA上使用IP核来开发ASIC原型项目时,必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始,通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素,用八个重要主题详细分享了利用ASIC所用IP来在FPGA上开发原型验证系统设计时需要考量的因素。 在上篇文章中,
    1185
    07/31 17:50
  • 数字芯片设计验证经验分享:将ASIC IP核移植到FPGA上
    数字芯片设计验证经验分享:将ASIC IP核移植到FPGA上
    本文从数字芯片设计项目技术总监的角度出发,介绍了如何将芯片的产品定义与设计和验证规划进行结合,详细讲述了在FPGA上使用IP核来开发ASIC原型项目时,必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始,通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素,用八个重要主题详细分享了利用ASIC所用IP来在FPGA上开发原型验证系统设计时需要考量的因素。 本篇文章是Smart
    1366
    07/26 08:22
  • Avnet ASIC 团队为台积电4nm 工艺节点提供超低功耗设计服务
    Avnet ASIC, a division of Avnet Silica, an Avnet company (NASDAQ: AVT), today announced that it has launched its new ultra-low-power design services for TSMC's cutting-edge 4nm and below process techn
  • 比H100快20倍还更便宜!英伟达的“掘墓人”出现了?
    比H100快20倍还更便宜!英伟达的“掘墓人”出现了?
    6月27日消息,芯片初创公司Etched近日宣布推出了一款针对 Transformer架构专用的ASIC芯片 “Sohu”,并声称其在AI大语言模型(LLM)推理性能方面击败了英伟达(NVIDIA)最新的B200 GPU,AI性能达到了H100的20倍。这也意味着Sohu芯片将可以大幅降低现有AI数据中心的采购成本和安装成本。

正在努力加载...