芯片设计

• 1课时 芯片版图设计基础系列课预备课程
  Moore8摩尔吧

  2021/07/08
  免费

  7675
• 1课时 卷积运算的循环顺序修改与乘加器阵列映射——神经网络加速器与SOC芯片设计（十五）
  蔡宇杰

  2019/11/28
  ¥49

  1124
• 1课时 定点数运算与权重在内存中的排布方式——神经网络加速器与SOC芯片设计（十四）
  蔡宇杰

  2019/11/28
  ¥49

  1191
• 1课时 通用池化运算单元架构设计与工程实现——神经网络加速器与SOC芯片设计（十三）
  蔡宇杰

  2019/11/28
  ¥49

  1094
• 1课时 特征的内存映射方式、通用池化运算单元的功能需求与架构设计
  蔡宇杰

  2019/11/28
  免费

  1133
• 1课时 加速器中的访存模块与内部总线的原理（下）——神经网络加速器与SOC芯片设计（十一）
  蔡宇杰

  2019/11/28
  ¥49

  1212
• 1课时 加速器中的访存模块与内部总线原理（上）——神经网络加速器与SOC芯片设计（十）
  蔡宇杰

  2019/11/28
  免费

  1139
• 1课时 DMA的工作原理与基于AXI-HP总线的DMA模块设计——神经网络加速器与SOC芯片设计（九）
  蔡宇杰

  2019/11/28
  ¥49

  1242
• 1课时 AXI4-HP总线（二）——神经网络加速器与SOC芯片设计（八）
  蔡宇杰

  2019/11/28
  ¥49

  1137
• 1课时 RS485协议与基于FIFO收发的数据通路设计——神经网络加速器与SOC芯片设计（七）
  蔡宇杰

  2019/11/28
  ¥49

  1147
• 1课时 AXI-lite协议细讲、寄存器访问的通路设计与GPIO——神经网络加速器与SOC芯片设计（六）
  蔡宇杰

  2019/11/28
  ¥49

  1155
• 1课时 上板实验、AXI-lite从设备与波形抓取、搭建仿真环境——神经网络加速器与SOC芯片设计（五）
  蔡宇杰

  2019/11/28
  ¥49

  1193
• 1课时 AXI4-lite协议解读，IP封装与总线挂载——神经网络加速器与SOC芯片设计（四）
  蔡宇杰

  2019/11/28
  ¥49

  1202
• 1课时 由SRAM到DRAM——神经网络加速器与SOC芯片设计（三）
  蔡宇杰

  2019/11/28
  ¥49

  1163
• 1课时 双端口RAM时序、利用双端口RAM的模块设计——神经网络加速器与SOC芯片设计（二）
  蔡宇杰

  2019/11/28
  ¥49

  1140
• 1课时 Verilog与数字逻辑、FPGA内部结构、初识BRAM——神经网络加速器与SOC芯片设计（一）
  蔡宇杰

  2018/12/26
  ¥49

  794
• 19课时 深度学习神经网络加速器与SOC芯片设计
  蔡宇杰

  2018/12/26
  ¥399

  77
• 5课时 SOC芯片技术发展及人才需求
  启芯工作室

  2014/08/07
  免费

  56

正在努力加载...