LVS(Layout Versus Schematics)是一种验证工具,用于在芯片设计的后期阶段,检查芯片的物理版图(Layout)与原理图(Schematics)是否一致。可以把它比作一份建筑图纸和实际建造的建筑物之间的对比检查,确保设计图纸与实际构建的结构没有差异。如果两者不一致,就可能出现设计错误,影响芯片的功能。
中国数字EDA龙头企业上海合见工业软件集团有限公司(简称“合见工软”)宣布推出创新的数字设计AI智能平台——UniVista Design Assistant (UDA)。UDA将传统的RTL-to-GDSII设计流程扩展至NL-to-GDSII(Natural Language to GDSII),成为国内首款自主研发、专为RTL Verilog设计打造的AI智能平台,融合DeepSeek R1