扫码关注
电子硬件助手
元器件查询
扫码加入
芯片设计 数据终端
输电线路在线监控系统方案
16:57
高层对话-2024，专访中科昊芯| RISC-V架构如何提升DSP芯片的竞争力？
12:19
良率提升，EDA功不可没 — 西门子EDA对话紫光展锐
10:01
回顾来时路，共话新机遇 – 西门子EDA对话清华大学周祖成教授
12:30
攻城狮 温戈：芯片设计工程师 内卷到 “家”了！
04:53
5G如何影响芯片设计
05:49
对话澜起科技CEO 杨崇和：26年专“芯”致志
1课时
芯片版图设计基础系列课预备课程
1课时
卷积运算的循环顺序修改与乘加器阵列映射——神经网络加速器与SOC芯片设计（十五）
1课时
定点数运算与权重在内存中的排布方式——神经网络加速器与SOC芯片设计（十四）
1课时
通用池化运算单元架构设计与工程实现——神经网络加速器与SOC芯片设计（十三）
1课时
特征的内存映射方式、通用池化运算单元的功能需求与架构设计
1课时
加速器中的访存模块与内部总线的原理（下）——神经网络加速器与SOC芯片设计（十一）
1课时
加速器中的访存模块与内部总线原理（上）——神经网络加速器与SOC芯片设计（十）
1课时
DMA的工作原理与基于AXI-HP总线的DMA模块设计——神经网络加速器与SOC芯片设计（九）
1课时
AXI4-HP总线（二）——神经网络加速器与SOC芯片设计（八）
1课时
RS485协议与基于FIFO收发的数据通路设计——神经网络加速器与SOC芯片设计（七）
1课时
AXI-lite协议细讲、寄存器访问的通路设计与GPIO——神经网络加速器与SOC芯片设计（六）
1课时
上板实验、AXI-lite从设备与波形抓取、搭建仿真环境——神经网络加速器与SOC芯片设计（五）
1课时
AXI4-lite协议解读，IP封装与总线挂载——神经网络加速器与SOC芯片设计（四）
1课时
由SRAM到DRAM——神经网络加速器与SOC芯片设计（三）
1课时
双端口RAM时序、利用双端口RAM的模块设计——神经网络加速器与SOC芯片设计（二）
© 2010 - 2024 苏州灵动帧格网络科技有限公司 版权所有
ICP经营许可证 苏B2-20140176 | 苏ICP备14012660号-6 | 苏公网安备 32059002001874号
扫码关注
扫码加入
电子硬件助手
元器件查询
