半导体工艺

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
  • FD-SOI,半导体“特色”工艺之路能否走通?
    在进入28纳米节点时,半导体逻辑制造工艺出现了分岔。一条路线走向了三维工艺,即大家所熟知的FinFET,代表厂商有台积电、英特尔和中芯国际等晶圆制造厂商;另一条路线则还在坚持平面工艺,被称为FD-SOI(Fully Depleted Silicon-on-Insulator,全耗尽硅型绝缘体上硅),代表厂商有意法半导体(STMicroelectronics)。三星电子与格罗方德(GlobalFoundries)则两条腿走路,对FinFET与FD-SOI都有布局,但三星的先进逻辑制造工艺还是以FinFET为主。
    2708
    2024/10/31
    FD-SOI,半导体“特色”工艺之路能否走通?
  • 为什么器件失效分析需要Nano-probe机台?
    器件失效分析(Failure Analysis,FA)关系到集成电路的质量控制、产品可靠性以及产量优化。在分析过程中,工程师必须准确定位失效源头,分析失效机理并找到解决方法。其中,Nano-probe(纳米探针)作为一项关键的微纳级分析工具,广泛应用于先进工艺制程中,如5nm、7nm、16nm等。
    为什么器件失效分析需要Nano-probe机台?
  • 为什么器件失效分析需要AFM机台?
    失效分析是确保集成电路和微电子器件可靠性、优化制造工艺的重要环节。随着技术的进步,特别是进入5nm、7nm等先进工艺节点后,器件失效模式变得更为复杂,要求我们使用各种高精度的分析工具进行失效定位和机理分析。原子力显微镜(Atomic Force Microscope,简称AFM)就是其中一种重要的分析工具。
    为什么器件失效分析需要AFM机台?
  • 东方晶源深耕电子束量测检测核心技术 “三箭齐发”新一代EOS上“机”
    电子束量测检测设备是芯片制造装备中除光刻机之外技术难度最高的设备类别之一,深度参与光刻环节、对制程节点敏感并且对最终产线良率起到至关重要的作用。其最为核心的模块为电子光学系统(Electron Optical System,简称EOS),决定设备的成像精度和质量, 进而决定设备的性能。 作为电子束量测检测领域的先行者、领跑者,东方晶源始终坚持自主研发,不断深化研发投入、加速技术创新步伐,致力于为客
    东方晶源深耕电子束量测检测核心技术 “三箭齐发”新一代EOS上“机”
  • 碳化硅竞争升级,中国企业施压国际大厂
    作为第三代半导体材料的典型代表,碳化硅(SiC)与硅(Si)相比,拥有更加优异的物理和化学特性,使得SiC器件能降低能耗20%以上,减少体积和重量30%~50%,可满足中低压、高压、超高压功率器件制备要求。SiC器件可广泛应用于电动汽车、轨道交通、智能电网、通信雷达和航空航天等领域。
    碳化硅竞争升级,中国企业施压国际大厂
  • 工程师说 | 先进半导体及其对更可持续未来的贡献
    半导体已成为现代世界的重要组成部分,为从工业自动化到智能手机再到电动汽车的一切事物提供动力。在瑞萨,我们的使命是开发直接有助于建设更加可持续的未来的产品和解决方案。
    工程师说 | 先进半导体及其对更可持续未来的贡献
  • 剑指12nm,英特尔与联电结盟的五大利好
    据TrendForce集邦咨询研究显示,2023年Q3全球晶圆代工前十排名再度刷新,英特尔跻身第九,联电排名第四。在全球半导体市场不断扩大和竞争日益激烈的背景下,英特尔和联电的抱团不仅标志着两家想要在技术研发上取得突破,也预示了未来晶圆代工格局可能产生变化。
    剑指12nm,英特尔与联电结盟的五大利好
  • 实用技巧分享:为特定的模拟开关构建宏模型
    如何为特定的模拟开关构建不错的宏模型,以及如何获取参数,为实现物理器件的多个不同的半导体工艺提供支持。本文将以工程师角度为您详细介绍如何为特定的模拟开关构建不错的宏模型,以及如何获取参数,为实现物理器件的多个不同的半导体工艺提供支持。
    实用技巧分享:为特定的模拟开关构建宏模型
  • 半导体科普 | 半导体制造工艺——挑战与机遇
    半导体元件制造涉及到一系列复杂的制作过程,将原材料转化为成品元件,以应用于提供各种关键控制和传感功能应用的需求。
    半导体科普 | 半导体制造工艺——挑战与机遇
  • 半导体工艺的极限:1nm之战
    从7nm到5nm,从5nm到3nm,半导体产业对于先进工艺制程的追求永不停歇。2022年,当台积电宣布已经掌握成功大量量产3nm鳍式场效电晶体制程技术后,1nm开始一步步逼近。对于先进工艺的掌握,意味着更高的性能、更顶尖的技术。从 3nm跨越到1nm,这其中面临的技术挑战犹如天堑。因此,1nm对于业界来说也充满着诱惑。
    半导体工艺的极限:1nm之战
  • 使用半大马士革工艺流程研究后段器件集成的工艺
    随着技术推进到1.5nm及更先进节点,后段器件集成将会遇到新的难题,比如需要降低金属间距和支持新的工艺流程。为了强化电阻电容性能、减小边缘定位误差,并实现具有挑战性的制造工艺,需要进行工艺调整。为应对这些挑战,我们尝试在1.5nm节点后段自对准图形化中使用半大马士革方法。我们在imec生产了一组新的后段器件集成掩膜版,以对单大马士革和双大马士革进行电性评估。
    使用半大马士革工艺流程研究后段器件集成的工艺
  • 全球电源第一梯队厂商来了!看台达如何助力半导体关键工艺再提速
    本期我们邀请到了台达集团中达电通的半导体行业经理林波,先请林总和大家打个招呼,同时也向我们介绍一下台达是一家什么样的公司。
    全球电源第一梯队厂商来了!看台达如何助力半导体关键工艺再提速
  • 湿法化学腐蚀
    湿法腐蚀在半导体工艺里面占有很重要的一块。不懂化学的芯片工程师是做不好芯片工艺的。正常一些的腐蚀Sio2等氧化层工艺,也有许多腐蚀铜、Al、Cr、Ni等金属层工艺。有时还需要做一些晶圆的返工程序,如何配置王水、碘化物溶液等。相对于真空设备,成形稳定的工艺参数来讲,化学间才是考验芯片工程师的主要场地。
    湿法化学腐蚀
  • 半导体工艺,继续撒币
    SoC设计项目的经济因素十分复杂,但影响总体成本的基本因素有五个:内容库、EDA工具、制造代工、时间和生产前订单预测。设计芯片的成本随工艺进一步先进而飙升,进入5nm工艺可能达到5.4亿美元。因此,计算芯片成本并非简单事,需要在高效晶圆使用和研发之间平衡。
    半导体工艺,继续撒币
  • 科普分享 | 半导体加工技术的历史、趋势和演变
    半导体技术工艺节点是衡量芯片晶体管和其他组件尺寸的标准。这些年来,节点的数量一直在稳步增加,导致计算能力也相应增加。一般来说,工艺节点越小,特征尺寸越小,晶体管越小,速度越快,越节能。
    科普分享 | 半导体加工技术的历史、趋势和演变
  • 中国半导体特色工艺的机会来了
    总体来看,当下的晶圆代工业,有两类代工厂,一类专注于数字技术,以满足行业对存储、CPU和逻辑芯片的代工需求,这类多采用先进制程工艺,目标是实现更小的节点尺寸和更高的运算能力,其产品生命周期较短,因为制程节点在不断演进。
    中国半导体特色工艺的机会来了
  • 使用虚拟实验设计加速半导体工艺发展
    实验设计(DOE)是半导体工程研发中一个强大的概念,它是研究实验变量敏感性及其对器件性能影响的利器。如果DOE经过精心设计,工程师就可以使用有限的实验晶圆及试验成本实现半导体器件的目标性能。然而,在半导体设计和制造领域,DOE(或实验)空间通常并未得到充分探索。相反,人们经常使用非常传统的试错方案来挖掘有限的实验空间。这是因为在半导体制造工艺中存在着太多变量,如果要充分探索所有变量的可能情况,需要极大的晶圆数量和试验成本。在这种情况下,虚拟工艺模型和虚拟DOE可谓是探索巨大潜在解空间、加速工艺发展的同时减少硅实验成本的重要工具。本文将说明我们在高深宽比通孔钨填充工艺中,利用虚拟DOE实现了对空隙的有效控制和消除。示例中,我们使用原位沉积-刻蚀-沉积 (DED) 法进行钨填充工艺。
  • 助力提升芯片质量和产量,半导体工艺监测中的光谱应用
    根据检测工艺所处的环节,IC集成电路检测被分为设计验证、前道量检测和后道检测。前道量测、检测均会用到光学技术和电子束技术,其中光学量测通过分析光的反射、衍射光谱间接进行测量,其优点是速度快、分辨率高、非破坏性。
  • Atonarp Aston Impact 计量平台开始向韩国半导体 FAB 批量出货
    Atonarp,半导体工艺控制原位实时高灵敏度计量领域的领头企业,在全球范围内正式发布并销售其 Aston 平台。这是 Atonarp 公司全球发展进程中的一座重要里程碑。
  • 去年夏天,英特尔为何"崩盘"了,5年后能反超吗
    2020年,英特尔被迫承认,它将大幅延迟推出其最近更名为Intel 4的7纳米节点。这促使高管层大批离职,并承认英特尔可能不得不面对不可想象的事情,即将自己的制造业务外包出去。

正在努力加载...